电子技术教学课件 作者 王金花 王树梅 孙卫锋 第7单元逻辑代数与门电路.ppt

2．半导体三极管的开关特性 （1）三极管的静态特性 NPN型三极管的开关电路 （2）三极管的动态特性 三极管在截止与饱和导通两种状态间迅速转换时，需要一定的时间，延迟时间越小，三极管的开关速度越快，其开关特性就越好。 3．MOS管的开关特性 MOS管是单极型电压控制器件。MOS管也有3个电极，分别为栅极G，漏极D和源极S；它也有3种状态，即截止状态、恒流状态和电阻状态。 （二）分离元件门电路 1．二极管与门电路 1．二极管与门电路 实现的逻辑运算为与运算，即?=?A·B 图7-21 二极管与门电路及其逻辑符号 （二）分离元件门电路 输 入 输 出 VF（V） VA（V） VB（V） 0 0 5 5 0 5 0 5 0 0 0 5 ?与门功能表 输 入 输 出 F A B 0 0 1 1 0 1 0 1 0 0 0 1 ?与逻辑真值表 1．二极管与门电路 2．二极管或门电路 实现的逻辑运算为与运算，即F?=?A+B 图7-21 二极管与门电路及其逻辑符号 输 入 输 出 VF（V） VA（V） VB（V） 0 0 5 5 0 5 0 5 0 5 5 5 输 入 输 出 F A B 0 0 1 1 0 1 0 1 0 1 1 1 ?或逻辑真值表 或门功能表 3．三极管非门电路 实现的逻辑运算为与运算，即 F?= 图7-21 二极管与门电路及其逻辑符号 输 入 输 出 VF（V） VA（V） 0.3 5 5 0.3 输 入 输 出 F A 0 1 1 0 ?非逻辑真值表 非门功能表 4.复合逻辑门电路 （三）TTL集成逻辑门电路 晶体管—晶体管—逻辑门电路即Transistor-Transistor-Logic，缩写为TTL。集成电路（IC）是指将晶体管、电阻、电容及连接导线等集中制作在一块很小的半导体硅片（亦称芯片）上并加以封装，构成的具有一定功能的电路。根据电路中晶体管的导电类型，集成电路分为双极型电路和单极型电路两类。TTL集成逻辑门电路属于双极型电路，后面的MOS集成电路则属于单极型电路 TTL集成与非门引脚排列图 （四）CMOS集成逻辑门电路 由金属—氧化物—半导体场效应管构成的集成逻辑门电路简称集成MOS门电路，其主要有NMOS门电路、PMOS门电路和CMOS门电路3种类型。CMOS集成电路是由增强型NMOS管和增强型PMOS管串联互补（反相器）及并联互补（传输门）为基本单元的组件，因此称为互补型MOS器件。 CMOS集成门电路具有功耗小、集成度高、噪声容限宽、工作电压范围宽、体积小、抗干扰能力强、稳定性好、输入电阻高、制作工艺简单等许多突出的优点。CMOS电路已成为现代集成电路中重要的一类，并且越来越显示出它的优越性。 本章结束 谢谢! * * 项目一　数制及其转换 学习要点：二进制、二进制与十进制的相互转换 第七单元 逻辑代数与门电路 项目二　码制 学习要点： 8421BCD码、 ASCⅡ等代码的含义及其应用 项目三 逻辑函数的表示法 学习要点：逻辑代数的公式与定理、逻辑函数化简 项目四 门电路的识别及其测试 学习要点：基本逻辑门电路的逻辑功能 1．十进制 （1）十进制数由0、1、2……9十个数码组成，基数是10。 （2）低位数和相邻高位数的进位规则是“逢十进一”。 （3）各位的位权是“10”的幂。 2．二进制 （1）二进制数由0、1两个数码组成，基数是2。 （2）低位数和相邻高位数的进位规则是“逢二进一”。 （3）各位的位权是“2”的幂。 （一）数制 3．八进制数 （1）八进制数由0、1、2……7八个数码组成，基数是8。 （2）低位数和相邻高位数的进位规则是“逢八进一”。 （3）各位的位权是“8”的幂 4．十六进制 （1）十六进制数由0~9、A、B、C、D、E、F十六个数码组成，基数是16。 （2）低位数和相邻高位数的进位规则是“逢十六进一”。 （3）各位的位权是“16”的幂。 十进制（D） 二进制（B） 八进制（O） 十六进制（H） 0 0000 0 0 1 0001 1 1 2 0010 2 2 3 0011 3 3 4 0100 4 4 5 0101 5 5 6 0110 6 6 7 0111 7 7 8 1000 10 8 9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 16 10000 20 10 　　数制之间的关系 （二）数制转换 1．二进制转换成十进制 2．十进制转换成二进制 将每一位二进制数乘以位权，然后相加 例如：(10011.101)2＝（1×24＋