实验一基于原理图的十进制计数器.pptVIP

实验一：基于原理图的十进制计数器设计 实验操作指南 实验目的 1、熟悉和掌握ISE Foudation软件的使用； 2、掌握基于原理图进行FPGA设计开发的全流程； 3、理解和掌握“自底向上”的层次化设计方法； 4、温习数字电路设计的基础知识。 实验原理 完成一个具有数显输出的十进制计数器设计。 十进制计数器 七段数码管显示译码器 使能控制端 时钟端 异步清零端 FPGA 1. 七段数码管译码器的设计 七段数码管属于数码管的一种，是由7段二极管组成。 按发光二极管单元衔接方式分为共阳极数码管和共阳极数码管。本实验使用共阳数码管。它是指将一切发光二极管的阳极接到一同构成公共阳极(COM)的数码管。共阳数码管在应用时应将公共极COM接到电源VCC上，当某一字段发光二极管的阴极为低电平相应字段就点亮，当某一字段的阴极为高电平相应字段就不亮。 显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。 数码 输入 输出 对应码(h) A3 A2 A1 A0 A B C D E F G 0 0 0 0 0 0 0 0 0 0 0 1 81 1 0 0 0 1 1 0 0 1 1 CF 2 0 0 1 0 0 0 1 0 0 92 3 0 0 1 1 0 0 0 0 1 86 4 0 1 0 0 1 0 0 1 1