现代计算机组成原理 教学课件 作者 潘松 潘明 编著 第 3 章.pptVIP

现代计算机组成原理 潘 明 潘 松 编著 第 3 章 VHDL 深入 3.7 双向和三态电路信号赋值 3.7.2 双向端口设计 【例3-19】 (以上部分同上例) process(control,q,in1) begin if (control=0) then x = q ; q = ZZZZZZZZ; else q = in1; x =ZZZZZZZZ； end if; end process; end body_tri; 3.7 双向和三态电路信号赋值 3.7.2 双向端口设计 图3-23 例3-18的仿真波形图 3.7 双向和三态电路信号赋值 3.7.2 双向端口设计 图3-24 例3-19的仿真波形图 3.7 双向和三态电路信号赋值 3.7.2 双向端口设计 图3-25 例3-18的综合结果 3.7 双向和三态电路信号赋值 3.7.2 双向端口设计 图3-26 例3-19的综合结果 3.7 双向和三态电路信号赋值 3.7.3 三态总线电路设计 【例3-20】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY tristate2 IS port ( input3, input2, input1, input0 : IN STD_LOGIC_VECTOR (7 DOWNTO 0); enable : IN STD_LOGIC_VECTOR(1 DOWNTO 0); output : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)); END tristate2 ; ARCHITECTURE multiple_drivers OF tristate2 IS BEGIN PROCESS(enable,input3, input2, input1, input0 ) BEGIN （接下页） 3.7 双向和三态电路信号赋值 3.7.3 三态总线电路设计 IF enable = 00 THEN output = input3 ; ELSE output =(OTHERS = Z); END IF ; IF enable = 01 THEN output = input2 ; ELSE output =(OTHERS = Z); END IF ; IF enable = 10 THEN output = input1 ; ELSE output =(OTHERS = Z); END IF ; IF enable = 11 THEN output = input0 ; ELSE output =(OTHERS = Z); END IF ; END PROCESS; END multiple_drivers; 3.7 双向和三态电路信号赋值 3.7.3 三态总线电路设计 【例3-21】 library ieee; use ieee.std_logic_1164.all; entity tri2 is port (ctl : in std_logic_vector(1 downto 0); datain1， datain2，datain3， datain4 : in std_logic_vector(7 downto 0); q : out std_logic_vector(7 downto 0) ); end tri2; architecture body_tri of tri2 is begin q = datain1 when ctl=00 else (others =Z) ; q = datain2 when ctl=01 else (others =Z) ; q = datain3 when ctl=10 else (others =Z) ; q = datain4 when ctl=11 else (others =Z) ; end body_tri; 3.7 双向和三态电路信号赋值 3.7.3 三态总线电路设计 图3-27 例3-20错误的综合结果（Synplify综合结果） 3.7 双向和三态电路信号赋值 3.7.3 三态总线电路设计 图3-28 例3-