大功率器件课程设计第五章_1_.pptVIP

第一节 BiCMOS工艺 可用器件 电阻 第二节 功率双极型晶体管 为了增大工作电流，必须相应增大发射极面积，否则β下降，否则电流密度太大，会出现β 的滚降。 不需要任何防护措施，小信号晶体管能够承受10mA的电流和100mW的功耗。 通过精心设计版图，可以使晶体管能够承受10A的电流和100W的功耗。 多数集成的功率晶体管工作电流不会超过2A的电流，功率小于10W。 横向PNP的面积过大，并且很难使工作电流超过500mA，所以一般功率双极型晶体管都是NPN管。 1 NPN功率晶体管的失效机理 发射极去偏置 热击穿 发射极去偏置 发射极限流技术 内去偏置 2 功率NPN晶体管的版图 长时间工作在正向放大区时，发射极功耗应该小于150μW/μm2， 电流密度小于10μA/μm2。 开关模式工作时，电流密度小于20μA/μm2。 驱动MOS等纯容性负载时，脉冲时间不超过1μs，脉冲间隔不短于250ns，电流密度小于20μA/μm2 。 叉指状发射极晶体管 宽发射区窄接触孔晶体管 圣诞树结构器件 十字形发射极晶体管 * 第五章 功率双极型晶体管 BiCMOS工艺至少需要15块掩膜版 复杂的需要30块，虽然成本高，但是电路性能好， 并且对电路设计要求低，设计周期短。 典型的BiCMOS工艺与N阱CMOS工艺相比，多了 3个掩膜步骤：NBL,深N+和基区 P型衬底上的一次P型外延生长 N型埋层：开窗口后离子注入N型杂质 二次P型外延生长 具体步骤 N阱扩散：离子注入磷，向下推结 深N+区：注入高浓度的磷后，继续热推结 N阱扩散会影响PMOS和双极器件的许多参数 基区注入 沟道终止注入 LOCOS 阈值电压调整 多晶硅淀积及光刻 漏/源注入 金属化及保护层 双金属层需要5块掩膜版：接触、一层金属、通孔、二层金属、以及保护层 NPN晶体管 PNP晶体管 衬底PNP晶体管 性能大体跟标准双极工艺的类似，衬底作为集电区 横向PNP晶体管 不采用NBL，β小于10；采用NBL，β可达到100以上 基区电阻 Di BiCMOS工艺中的纵向NPN晶体管 工艺扩展 Di BiCMOS工艺中的纵向PNP晶体管 集电极电流和发射结电压的关系： 室温（298K，即25°C）时，VT=26mV； 发射结电压VBE为负的温度系数，约为－2mV/°C； 发射结电压变化18mV，集电极电流就加倍； 温度变化1°C，两个晶体管集电极电流的不匹配就达到8％， 即80000ppm/°C 结论：这种显著的温度效应对功率双极晶体管的设计具有巨大影响！ 大电流衬底PNP晶体管 大电流横向PNP晶体管 这两个问题都是由功率晶体管中的大电流和高功耗所引起的 设发射极通过50mA的电流，每个电阻的方块电阻是12mAΩ/□ 发射极电流比是 三个电阻总压降3.6mV，电流比是1.15 BiCMOS的问题更严重，因为铝线更薄。 这些电阻的大小要求在额定电流下压降为50－70mV 从一端到另一端的电压不应超过5mV 为减小内去偏置，可以将发射指做的短而宽 拥有双极型晶体管其他任何类型版图都无法达到的高速。 易受内去偏置的影响。 采用宽发射指时，基区电阻增大，会影响开关速度。 可以通过增加深N＋的面积和更长的外围与NBL的接触，减小集电极电阻。 减小内去偏置 金属电阻较大，但适用于单层金属 *