设计并制作LED电子显示屏和控制器.docVIP

设计要求 基本要求一台简易2、 发挥部分一台简易方案论证与比较LED电子显示屏中的每一像素点都通过硬件单独控制，整个LED显示屏所有的LED的同时显示。此方式最大优点是程序设计简单，且画面无闪烁。但这种设计存在致命的缺点：电路复杂，硬件利用率低，成本巨大。所以此方式一般不被采用。 方案二：采用动态扫描法并行输出数据，所谓的动态扫描法是利用人眼的视觉暂留特点而实现的一种显示方法，即当刷新速率足够高时，人眼就察觉不出显示屏画面更迭的闪烁。若要显示一帧画面，先送出第一行的数据，然后选通并点亮第一行，延时；此后送出第二行的数据，同样选通、点亮并延时；依次将所有行扫描完，即给出了一帧的画面。 方案三：采用动态扫描法串行输出数据，方案二和方案三同样采用动态扫描实现显示过程。但方案二的缺点也是明显的，比较而言，方案二的译码电路比较复杂，相对硬件开销大一些；方案三电路构成简单，译码电路简洁。 为使电路设计简洁易行，我们采用方案三 2、行列控制方式的方案论证与选择AT89C52串口发送出来的数据通过74LS595进行串-并行数据转换输出给LED MATRIX UINT的各个列，从AT89C52出来的输出口的数据通过一级总线驱动器74LS245后进入4-16线译码器74LS154,译码以后通过限流电阻进入驱动管阵列放大，直接驱动LED点阵的各行。但要组成16×64的点阵显示电路，必须采用多片芯片，硬件电路复杂。 方案二：采用超大规模可编程逻辑阵列器CPL构成74LS595和一片74LS154，就可以代替方案一中利用多块芯片实现的功能，硬件电路设计简单可靠，具有极高的稳定性设计方案论证与选择DS1302，它可以对年、月、日、周、时、分、秒进行计时，且具有闰年补偿功能，采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据，时钟芯片自备电池，只需要设置初始时间即可。 基于上述分析，本设计采用方案三完成数字时钟部分的功能。 三、系统 2、各单元电路设计LED点阵的选择 LED基本阵列选用6寸的8×8点阵, 16片8×8点阵组成整个显示屏。该种点阵的规格为双列直插，标准引脚距（2.54mm）,LED规格为Ф5，单色红色。 8×8点阵LED结构如下图所示： 图2 8×8点阵LED外观及等效电路图 2.2、扫描控制和驱动电路设计 1. EPM7128SQC160-10简述 EPM7128SQC160-10是Altera公司推出的MAX7000S 系列CPLD(Complex Programmable Logic Device)；采用CMOS E2PROM工艺，传输延迟仅为5ns；内部具有丰富的资源--128个触发器、2500个用户可编程门；而且具有102个用户可编程的I/O口，为系统定义输入、输出和双向口提供了极大的方便；为了比较适合混合电压系统，通过配置，输入引脚可以兼容3.3V/5V逻辑电平，输出可以配置为3.3V/5V逻辑电平输出。EPM7128同时还提供了JTAG接口，可进行ISP编程，极大地方便了用户。 2、行列扫描电路的设计 对大型LED点阵显示屏而言，由于其数据量大，必须有很快的刷新频率，如刷新速度跟不上，会造成点阵屏画面晃动和闪烁。解决这个问题有很多方法，例如，采用PC机的DMA控制器来提高数据传输速率，采用并行数据传输方式，分单元多CPU控制方式等等。我们采用CPU控制，利用CPLD（EPM7128SQC160-10）设计扫描逻辑，串行列数据分时传输，行扫描的方式，从而使整个显示屏可以顺序工作，并利用CPU控制扫描频率，实现了屏幕无闪烁显示。 该部分控制电路原理如图3、图4、图5所示，采用行扫描的方式，行扫描与列送数据电路均采用CPLD 芯片编程构成的通用数字电路来控制，在16×64点阵显示时，扫描输出需要大量的I/O端口，因此我们采用具有160个I/O端口的EPM7128SQC160-10芯片，仅用一片即可满足设计要求。 列数据传输控制电路如图3所示，由单片机输出的显示信息串行输入到CPLD，用VHDL语言编写其总线读逻辑，在CPLD芯片中实现八片8位3态串行输入、并行输出，带锁存功能的移位寄存器，完成数据的串并转换，由CPLD的64列数据输出控制LED点阵的64列。图3为由CPLD实现的八片74LS595的示意图，其中，L1-L64为列选通控制信号输出，RCK、SCK、SCLR是由单片机送来得控制信号，RCK为锁存控制信号，SCK为时钟控制信号，SCLR为清零信号，各片的RCK、SCK、SCLR均接在一起， Si接单片机的扫描数据输出，第一片74LS595（由CPLD实现）移位输出端接第二片74LS595的数据输入Si2，八片进行级连，实现一次扫描一个字节即：八位并行输出和串行移位功能。 图3