超低栅压(Vgs)高速LDMOS可靠性的研究.pdfVIP

超低栅压(Vgs)高速LDMOS可靠性研究 刘冬华，钱文生，段文婷，吴兵，陆涵蔚，肖圣安 (上海华虹NEC电子有限公司，上海) 摘要：高速LDMOS器件已经发展了很多年，它的应用领域包括现行射频功率放大器，功率开关转换，DC／CD 转换器，高压输出电路等等。在市场需求的驱动下，为了进一步降低成本，上述应用要求将高速LDMOS 集成CMOST艺或者BCDI艺中，并且许多集成概念和方法已经在许多文献中有过报道。近年来，无线通 讯系统中LDMOS的使用量增加了许多，其原因是LDMOS非常容易与其他电路整合，而且不同的击穿电压 可以通过LDMOS的漂移区来控制。硅基LDMOS的低成本解决方案是它在功率放大市场占有主导地位的关 键原因。 近年来，高速DC／DC转换器的市场快速增长，这种应用需求更高的效率和更高的电流驱动能力。此外， 芯片中集成小电容器的DC／DC转换器单芯片产品也需求强劲。而制作单芯片的关键是使用小的电容器，而 减少小电容器所带来的负面效应则需要高速的LDMOS。为了得到更高效率的DC／DC转换器系统，他的输 出功率开关需要低的导通电阻，低的栅电荷和低的漏一衬底电容。 然而目前大范围使用的各种LDMOS栅偏置电压最小也是5伏特，其栅氧化层的厚度在13纳米以上。这 种电压及其器件显然无法满足上述DC／CD转换器中高效率和大驱动能力的要求。本文研究并制作了超低栅 栅氧化层厚度为3纳米。结合其他工艺调整及优化，最终实现的LDMOS器件具有大驱动电流能力(阈值电 压0．5伏特，饱和电流500微安／微米)和低导通电阻。 超低栅压高速LDMOS需要较薄的栅氧化层来共同实现大的驱动能力。本文所采用的厚度为3纳米，这 个值远远低于13纳米以上的、目前广泛采用的5伏特栅压的LDMOS中的栅氧厚度。这给器件的可靠性方面 带来了更加严峻的挑战。 对器件进行的可靠性测试结果显示，器件可靠性方面的问题主要表现为饱和电流(Idsat)的衰减和导 通电阻(Rsp)增加(即线性电流(Idlin)的衰减)。而器件的阈值电压在可靠性测试过程中的很稳定， 漂移小于1％。基于以上现象，结合相关实验和经过理论分析，得到了两种失效的机理。并且通过器件设计 优化和工艺方案分别改善了饱和电流衰减及导通电阻增加的问题，使它们的最终偏差都小于5％，通过了可 靠性测试，解决了器件的可靠性问题。 首先是导通电阻增大的问题。它的主要机理是在进行导通状态的可靠性测试过程中，热载流子(主要 是电子)注入到硅上面的氧化层介质中。由于器件的阈值电压并没有很大的变化，由此可以知道发生碰撞 电离的区域并不在LDMOS的沟道之下，而是漏与栅之间的漂移区位置。从器件仿真的结果可以看出，靠 近器件漏端一侧存在电场峰值。加上此LDMOS具有高的驱动电流，因此加剧了器件在导通状态的碰撞电 离。本文通过器件结构的优化，降低了此电场的峰值，并使碰撞电离的发生尽量离开表面。最后是导通电 阻的漂移降至符合使用寿命要求以内。 但在解决了导通电阻增大的问题之后，器件的饱和电流衰减想象仍然没有得到改善。因此它的失效机 理不同于上述导通电阻的失效机理。经过深入分析，本文得出了此失效的主要原因是由于LDMOS漂移区 硅氧界面态严重导致了器件的载流子迁移率下降，从而引起饱和电流的衰减。因此通过优化栅刻蚀之后的 工艺，改善了硅氧界面态，最终解决了饱和电流衰减的导致的器件失效问题。 在解决本文研究超低栅压LDMOS器件的可靠性问题之后，器件已经被客户成功应用于高速DC／DC转 换器产品。 376 作者简介： 钱文生(1968一)，男，安徽安庆人，华虹NEC器件设计部部长、博士、教授级高工，主要从事半导 体器件及工艺研究； 刘冬华(1974一)，男，江西兴国人，工学硕士，华虹NEC器件设计部资深主管工程师、部门经理， 技术专长为半导体工艺和器件设计，研究方向为高压分立器件、嵌入式存储器和高速异质结器件。 联系方式：E-maihliudonghua@hhnec．tom 377