半导体技术基础 教学课件 作者 杜中一 主编 王永姚伟鹏 副主编 第10章 半导体集成电路设计原理.ppt

尚辅网 尚辅网 第10章 半导体集成电路设计原理 * 尚辅网 10.1 CMOS集成电路中的无源元件 10.1.1 互连线 1.互连线概述 互连线，是集成电路设计不可缺少的部件之一。IC的布线工艺由蒸铝和腐蚀铝（简称刻铝）工序完成。早期的铝线都做在同一平面上，称作单层连线。随着IC集成度的提高，走线越来越复杂，单层连线发展成多层连线，有的IC铝线有六七层之多。 尚辅网 2.互连线设计 互连线的寄生效应决定着电路的时延、可靠性和功耗等关键因素，对互连线的寄生效应进行有效建模和验证已成为当前VLSI电路设计流程中一个至关重要的环节。 对数字电路，互联线电容是影响延迟的重要因素，在完成电路布局布线之前，判断最小尺寸数字电路的互连线延迟（当长度大于0.5μm时）可以采用一个经验定则： 1）假设单位面积平均互连电容为COX的1/10； 2）假设互连线占用的面积为栅极面积的10倍。 尚辅网 10.1.2 电阻器 1.多晶硅电阻 集成电路中的单片电阻器距离理想电阻都比较远，在标准的MOS工艺中，最理想的无源电阻器是多晶硅条。一个均匀的平板电阻可以表示为： 式中：ρ为电阻率；t为薄板厚度；R□=（ρ/t）为薄层电阻率，单位为Ω/□ 尚辅网 2.MOS管电阻 MOS管为三端器件，适当连接这三个端，MOS管就变成两端的有源电阻。 尚辅网 3.电容电阻 交流电阻还可以采用开关和电容器来实现。如果时钟频率足够高，开关和电容的组合就可以当作电阻来使用。其阻值取决于时钟频率和电容值。 （a）并联开关电容电阻原理 （b）连续电阻 尚辅网 4.单片电阻器的设计 对于单片电阻器的结构，存在更多的选择。有些单片电阻器是无源元件，有些则包含有源器件。这里主要的问题是要在电阻器的线性、面积尺寸、偏置的复杂性、以及温度特性等方面做出合理的平衡折中。 在标准的MOS工艺中，最理想的电阻器是多晶硅条。 尚辅网 10.1.3 电容器 电压感应产生点和分离的任何结构都可以作为电容器。 1.MOS电容特性 MOS电容器的C-V特性与半导体表面状态有关，根据栅电压，表面可以处于积累、耗尽和反型状态。 尚辅网 2.MOS器件电容 在硅栅自对准工艺中，假设栅源、栅漏间交叠电容为零。Cgs，Cgd代表道标栅-沟道电容，沟道的源和漏处的集总电容；Csb，Cdb代表源和漏区对衬底的电容；Cgb代表栅对衬底的电容。 MOS管总的栅电容Cg为： 尚辅网 3.扩散区电容 所有扩散区与衬底之间都有对应的P-N结空间电荷层，于是形成了结电容。该结电容值与扩散区的有效结面积和结电压有关。扩散区的结电容可以表示为底面积的和侧面积的函数： 典型扩散电容值（1μm N阱工艺） 尚辅网 4.布线电容 布线电容分为单层布线电容和剁成布线电容。 金属、多晶硅和扩散区等作为互连的导线相互之间或它们与衬底之间均可形成分布电容，对电路性能产生影响。这类分布电容的计算可以用平行板电容公式来近似计算。 尚辅网 10.2 CMOS反相器 CMOS反相器是数字电路的最基本单元，由反相器电路的逻辑“非”功能可以扩展出“或非”、“与非”等基本门，进而得到各种组合逻辑电路和时序逻辑电路。 10.2.1 CMOS反相器的结构 1.电路结构 尚辅网 2.电压传输特性和电流传输特性 CMOS反相器电压传输特性曲线 尚辅网 (a) 输出电压随输入电压变化特性 (b) 输出电流随输入电压变化特性 尚辅网 10.2.2 CMOS反相器的特性 1.静态特性 1）输入特性 因为MOS管的栅极和衬底之间存在着以SiO2为介质的输入电容，而绝缘介质又非常薄（约100?），极易被击穿（耐压约100V），所以必须采取保护措施。 （a） CC4000系列的输入保护电路 （b）74HC系列的输入保护电路 尚辅网 2）输出特性 （1）低电平输出特性 当输出为低电平，即vO=VOL时，反相器的P沟道管截止、N沟道管导通，工作状态如下：负载电流IOL从负载电路注入T2，输出电平随IOL增加而提高。 （2）高电平输出特性 当CMOS反相器的输出为高电平，即vO=VOH时，P沟道管导通而N沟道管截止。这时的负载电流IOH是从门电路的输出端流出的，与规定的负载电流方向相反，在输出特性曲线上为