PWM信号发生器的设计报告.doc

前言 脉冲宽度调制（Pulse Width Modulation.PWM）控制技术以其控制简单、灵活和动态响应好的优点而成为电力电子技术和模拟信号数字传输通信领域最广泛应用的控制方式，因此研究基于PWM技术的脉冲宽度及周期可调的信号发生器具有十分重要的现实意义。 本文主要讨论了脉冲占空比可调信号的产生方法，采用三种不同的方案使用VHDL语言编程实现了信号的产生。其中方案一的原理是分频，即用计数器计算时钟脉冲的上升沿个数，再通过输出电平反复翻转得到计数个数（脉冲宽度）可控的PWM信号；方案二的原理是锯齿波比较法，首先编程产生阶梯状的锯齿波，再通过锯齿波与输入占空比值（数值可控的直线）比较产生脉冲宽度随输入占空比数值变化的PWM信号；方案三是用有限状态机产生有用信号，首先定义两个状态，再通过计数器值与输入占空比值比较控制状态的切换，产生PWM信号。本文详细介绍方案二和方案三两种方法。 通过使用QuartusII9.0软件采用VHDL语言编程并用功能仿真证实了上文提到的三种PWM信号产生方案都是可行的，都能产生切实可用的PWM信号，三种方案中均可以通过修改输入端口占空比来控制产生信号的脉宽，且可以通过在程序中修改计数器的计数上限和分频模块的分频比改变信号的周期及频率，实现了多参数可调，使整体设计具有灵活的现场可更改性和较好的可移植性。且实现功能的程序简单易懂，设计过程中思路阐述清晰，流程介绍明了，且程序易于修改，可读性好。 设计要求 1.1 研究课题 PWM信号发生器的研制 1.2设计要求 用CPLD可编程模块产生下列信号（特殊芯片：EPM570T100C5） 采用VHDL编写相关程序，PWM信号的工作频率为500Hz(1000Hz)； 时钟信号通过分频器后，由输入开关量控制占空比可调。 第二章 系统组成及工作原理 本次设计采用的是Altera公司开发的QuartusII设计平台，设计采用特殊芯片EPM570T100C5进行仿真，在原理设计方面，本设计采用自顶向下、层次化、模块化的基本程序设计思想，这种设计思想的优点符合人们先抽象后具体，先整体后局部的思维习惯，其设计出的模块修改方便，不影响其他模块，且可重复使用，利用率高。 2.1 系统组成 为了使本次设计产生的PWM信号能用于频率稳定度高的晶振，故在系统设计中添加了一个分频模块，因此PWM信号发生器由分频器和信号发生器两个部分组成。其组成框图如图2.1所示 图2.1 PWM信号产生框图 2.2 系统设计流程图 PWM信号发生器的总体设计流程图如图2.2所示： 图2.2 系统设计流程图 2.3 系统工作原理 如上图的框图所示，输入是纳秒（ns）级的高频时钟信号，经过分频模块后产生毫秒（ms）级的低频时钟，然后由低频时钟控制信号发生器，产生一定周期的矩形波，再经过具体的设计形成占空比可调的PWM信号。 本次设计中，设计要求是产生1KHz的脉冲宽度可调的矩形信号，仿真中输入时钟clk的周期为10ns，经过1000分频器后变成周期为10us（频率为0.1MHz）的时钟，再通过信号发生器模块中的计数上限为100计数器，产生周期为1ms（频率为1KHz）的周期矩形信号，再有输入端口控制占空比，产生宽度可调的PWM信号，实现设计要求的功能。 第三章 模块的具体实现 3.1 分频模块的设计 3.1.1 基本设计思想 分频实际就是一个计数的过程，通过计数个数来控制输出高低电平的时间，最重要的是高低电平的维持时间相等，即产生方波信号。 3.1.2 设计流程图 使用时钟分频方法产生可用时钟频率的设计流程图如图3.1所示： 图3.1 设计流程图 3.1.3 主要程序代码 if clkin=1 and clkinevent then --时钟上升沿触发 if count=1000 then count:=0; --计数计到999则清零 elsifcount=500 then clkout=1; --计数到500电平翻转 elseclkout=0; end if; count:=count+1; --时钟上升沿计数 end if; 3.1.4模块工作原理 定义实体之后，在由输入时钟（ns）触发的进程中实现分频，首先定义一个中间计数变量，当计算输入时钟上升沿个数从0至500时输出高电平，从500至1000时输出低电平，从而产生周期为输入信号1000倍的方波信号,分频比可由下式得到： A= To ÷Ti （3.1） 其中，To为输出时钟的周期，Ti为输入时钟的周期 3.2 用锯齿波比较法生成PWM信号 3.2.1 基本设计思想 锯齿波比较法