微机原理及接口技术3.pptVIP

半导体存储芯片存储体内存储单元的排列结构通常有两种方式：一种是“位片式”结构（也称位结构），也就是将多个存储单元的同一位排在一起，其容量表示成N×1位。如1K×1位，512K×1位等。另一种是“字片式”结构，是将N个存储单元的M位组合在一起表示为：N×M位。如N个存储单元的4位或8位组合在一起，其容量表示为N×4位或N×8位。同样某存储芯片的结构是64K×8位，表示有64K个存储单元，每个存储单元是8位。 地址译码器接收来自外部地址线上的n个信号，译码产生2n个地址选择信号，实现对片内存储单元的选择。如：有4根地址线，那么经过译码后可以产生24个地址选择信号，即从0（二进制数0000B）到15（1111B）共16个地址选择信号。 控制逻辑单元主要是接收来自外部的片选信号、读写控制信号等，形成对芯片内部控制的信号，以控制对芯片内部存储单元所保存数据的读出和写入。 数据缓冲器是在数据被读出或者写入时，协调存储器和外部处理器（一般是CPU）之间处理速度上的差异. 1）CY6264的特性 CY6264的组织结构为8K×8，即8192字×8位/字，其容量为64K位，芯片的内部逻辑图如图(a)所示，引脚排列以及详细定义如图(b)所示。该芯片的引脚可以分为以下五部分： ①