数字电子技术基础 教学课件 作者 赵莹CH5 CH5.8.pptVIP

触发器 5.8四种基本触发器的VHDL描述 1. RS触发器 Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_signed.all; entity rsff is port(r,s,clk:int std_logic; q,qb:buffer std_logic)； end rsff; architecture rsff_art of rsff is signal q_s,qb_s; std_logic; begin process（clk,r,s） begin if (clk’event and clk=’1’)then if (s=’1’and r=’0’)then q_s=’0’; qb_s=’1’; elseif (s=’0’and r=’1’)then q_s=’1’; qb_s=’0’; elseif (s=’0’and r=’0’)then q_s=q_s;