DSP原理与应用 练习题.docVIP

练 习 题 填空题： 1、TMS320系列包括：定点、浮点、多处理器数字信号处理器和定点DSP控制器。TMS320系列DSP的体系结构专为实时信号处理而设计，该系列DSP控制器将实时处理能力和控制器外设功能集于一身，为控制系统应用提供了一个理想的解决方案。 2、采用高性能静态CMOS技术，使得供电电压降为3.3V，减小了控制器的功耗；30MIPS的执行速度使得指令周期缩短到33ns（30MHz），提高了控制器的实时控制能力。 3、片内有32K字的FLASH程序存储器，1.5K字的数据/程序RAM，544字双口RAM（DARAM）和2K字的单口RAM（SARAM）。 4、两个事件管理器模块EVA和EVB，每个包括：两个16位通用定时器；8个16位的脉宽调制（PWM）通道。 5、可扩展的外部存储器（LF2407）总共192K字空间：64K字程序存储器空间；64K字数据存储器空间；64K字I/O寻址空间。 6、DSP2407的10位A/D转换器最小转换时间为500ns，可选择由两个事件管理器来触发两个8通道输入A/D转换器或一个16通道输入的A/D转换器。 7、DSP2407控制器芯片包括：控制器局域网络（CAN）2.0B模块；串行通信接口（SCI）模块；16位的串行外设（SPI）接口模块；基于锁相环的时钟发生器；高达40个可单独编程或复用的通用输入/输出引脚（GPIO）。 8、TMS320LF240x包括有TMS320LF2407/2406/2402，其封装形式有PGE 144脚、100脚和64脚。 9、TMS320LF240x DSP有两个状态寄存器ST0和ST1，含有各种状态和控制位，是应用中特别重要的两个寄存器。其内容可被保存到数据存储器，或从数据存储器读出加载到ST0和ST1，从而在子程序调用或进入中断时，实现CPU各种状态的保存。 10、TMS320LF240x DSP采用一个16×16位的硬件乘法器，可以在单个机器周期内产生一个32位乘积结果的有符号或无符号数。 11、除了MPYU指令（无符号乘法指令），所有的乘法指令都执行有符号的乘法操作。即被相乘的两个数都作为2的补码数，而运算结果为一个32位的2的补码数。 12、乘法器接收两个输入：一个来自16位临时寄存器（TREG）；另一个通过数据读总线（DRDB）来自数据存储器，或通过程序读总线（PRDB）来自程序存储器。两个输入值相乘后，32位乘积结果存放在32位乘积寄存器（PREG）中。PREG的输出连接到乘积定标移位器（PSCALE），通过乘积定标移位器，将乘积结果从PREG送到CALU或数据存储器。 13、PSCALE对乘积结果采用4种乘积移位方式。移位方式由状态寄存器ST1的乘积移位方式位（PM）指定。这些移位方式对于执行乘法/累加操作，进行小数运算，或者进行小数乘积的调整都是很有用的。 14、中央算术逻辑单元实现许多算术和逻辑运算功能，且大多数的功能都只需要1个时钟周期。这些运算功能包括：16位加、16位减、布尔运算、位测试以及移位和旋转功能。 15、由于CALU可以执行布尔运算，因此使得控制器具有位测试操作功能。CALU的位移动和旋转在累加器中完成。 16、CALU之所以被称为中央算术逻辑单元，是因为它是一个独立的算术单元，与辅助寄存器算术单元（ARAU）在程序执行时是完全不相关的两个模块。 17、CALU有两个输入：一个由累加器提供，另一个又乘积定标移位器或输入数据定标移位器提供。 18、当CALU执行完一次操作后，将结果送至32位累加器，由累加器对其结果进行移位。累加器的输出连至32位输出数据定标移位器。经过输出数据定标移位器，累加器的高、低16位字可分别被移位或存入数据寄存器。 19、对绝大多数指令，状态寄存器ST1的第10位符号扩展位（SXM）决定在CALU计算时，是否使用符号扩展：若SXM为0，符号扩展不使能；若SXM为1，则符号扩展使能。 20、进位位（C）是状态寄存器ST1的第9位。当减结果产生借位时或当加结果未产生进位时；C=0。当加结果产生进位时或当减结果未产生借位时；C=1。 21、将累加器数值移位1位或循环移位1位。左移时最高位移至C位；右移时最低位移至C位。 22、CPU中还包括辅助寄存器算术单元（ARAU），该算术单元完全独立于中央算术逻辑单元。ARAU的主要功能是在CALU操作的同时，执行8个辅助寄存器（AR7~AR0）上的算术运算。这8个辅助寄存器提供了强大而灵活的间接寻址能力，利用包含在辅助寄存器中的16位地址，可访问64K数据空间中的任意单元。 23、为选择一特定的辅助寄存器，须向状态寄存器ST0中的3位辅助寄存器指针（ARP）中装入0~7的数值。可通过MAR指令或LST指令把装载ARP作为主要操作来执行，也可通过任何支持间接寻