DSP技术的最新动向.docVIP

DSP技术的最新动向发布日期:2005-07-04　作者:潘晓宇 来源:电子产品世界DSP力求最佳表现 DSP程序员孜孜以求的是程序功能发挥到极致、尽善尽美。然而谈何容易？在很多情况下，DSP程序员就象是导演，而DSP则是影星——由DSP登台表演，它需要程序员即导演技艺超群，并与演员同心协力。 DSP程序员“权力欲望”极盛(当然只是个比喻)，予取予求，无尽无休，但是，也象好莱坞大牌导演和明星们一样，表现仍然难以尽如人意。 DSP架构相对复杂，以致DSP很难给出最佳表现。要随时随地都做得最好，就需要付出很多时间和努力，因为相关代码的兼容性最为重要。 正在前进 要提升DSP功能，决不象听起来那样简单，特别是当代码兼容性为第一优先时。它基本上排除了任何的架构改变，除非这些改变在软件结构上畅通无阻。 历史上，提高性能最容易的捷径是缩减电路体积。TI就是这样研制了TMS320C6416，它是该公司以90nm工艺制造的第一款DSP。它以1GHz速度运行，是TI的90nm路线图的重要组成部分，该路线图在2003年1月从无线数字基带器件开始启动，一直延续到2005年引入内嵌 FRAM(铁电 RAM)的计划。 按照TI欧洲DSP产品组意见，在最新技术开发中，拥有自己的晶圆厂，正在成为越来越重要的先决条件。大多数集成器件制造商(IDM)整合资源以满足90nm工艺的昂贵成本需求时，用意也是如此。不过，TI是独立经营的少数ASIC供应商之一，而其它就连IBM和LSI Logic等公司也只是结盟合作来分担经费。 TI正努力成为保持芯片领先地位的主要半导体公司，为此而不惜血本。事实上，TI 投产90nm工艺已经一年，至今仍在认证，由此可见一斑。 当前的工艺每月加工8400个晶圆，有1700个用于研发，其中包括C6416 DSP 样品。但该设备计划在年底前达到预定产量。 再接再厉 最初的那些90nm DSP是用它们上一代的130nm“直接”缩减而来的，“直接”的意思是，不做涉及核心的结构性改变，或者说，仅仅整合外围，而没有涉及到晶体管的结构性改变。 按照TI的说法，所有事情都发生在130nm临界点上。业界普遍认为，从150到 130nm的进步，比从130到90nm的进步更富于挑战性。缩减体积的工艺相对简单，它避开了很多不利因素，使TI得以致力于工艺优化。 90nm工艺意味着，无法在这个层级上“直接”缩减。如前所述，这个缩减需要改变微观架构，实际上在前一个130nm工艺临界点上制作720MHz器件时也是如此。 集中在提升效能上的那些修改，有可能避免频率较高时流水线的匮乏。 特别是TI给8个宽VLIW指令添加了替代字SIMD(单指令/多数据)扩展，以便更能压缩代码，并且更有效地利用流水线功能单元。 大体上，这意味着TI力求改善VLIW架构的固有问题—从内存中取出超长的字，而由于功能单元的适用性，其中只有一部分字才用得上。 只改善VLIW架构还不能提高DSP在理论上的速度——假定所有VLIW都被用于每个取出行程，因而被时钟速度确定——但它确实提高了实际速度——在每个VLIW行程中可用指令的实际数量。 其他特别要在1GHz运行时处理的问题有，减少信号在芯片长度上通过的时间延迟，和优化主要速度路径与内存流水线。 看看价钱 这种方式将最终确保更快地提高90nm系列的产量，而与1GHz DSP的关联可能不是那样明显。例如，在这个器件上若不增加第一级或第二级高速缓存，片上内存能支持 1GHz的功能吗？ 代码兼容性问题不应当成为问题，但速度兼容性呢？ TI说，为720MHz部分写的运行的程序，可移植到1GHz器件而无需修改。但这仅仅是说不需要做功能性修改，考虑到更快的核心运行速度所产生的效应，它是否完全不需要修改还尚待观察。 不增加片上内存，内核似乎需要更频繁地访问内存。TI主张，保持外存接口可以在比1GHz更高的速度上操作，将不会造成瓶颈。但是可能会挂断接口。 TI声称，将来的器件可能会包括，通常在其他高速处理器上才能找到的双重或四联组数据比率的SRAM接口。 未来发布的 TI编程工具将能模拟1GHz运作，有助于清除某些不实的臆测。 工艺缩减降低了硅材料的需求量，导致整体成本的下降，这已经是不争的事实，C6416也确实如此。 1GHz/90nm器件带来了价格优势，它们竟比720MHz/130nm器件还便宜。那些90nm 器件不是按速度(比 720MHz 快)定价——过去速度越快的产品越贵而不会越廉——售价大约只有720MHz/130nm部件的一半，显示了真正的“直接”节省。 ? DSP性价比倍增 DSP市场在很大程度上由于手机需求而在2003年强烈反弹。2003年销售收入劲增27%，高达62亿美元，2004年增长率看来也不相上下。而数量增长率甚至还要更高——2003和20