IC失效机制.pdfVIP

IC工艺和版图设计 第三章失效机制 主讲：黄炜炜 Email：hww@hqu.edu.cn 华侨大学信息学院电子工程系厦门专用集成电路系统重点实验室 参考文献 1 . Alan Hastings著 . 张为 译 . 模拟电路版 图的艺术.第二版 . 电子工业出版社 . CH4 华侨大学厦门专用集成电路系统重点实验室 Copyright by Huang Weiwei 本章主要内容 电过应力 玷污 CH3 CH3 CH3 表面效应 寄生效应 华侨大学厦门专用集成电路系统重点实验室 Copyright by Huang Weiwei 集成电路版图会造成多 种类型失效，所以设计者必 目的 须了解潜在的薄弱环节，在 目的 集成电路中加入保护措施以 防止失效。 华侨大学厦门专用集成电路系统重点实验室 Copyright by Huang Weiwei 电过应力 静电泄放 过 电迁移 电 应 介质击穿 力 天线效应 华侨大学厦门专用集成电路系统重点实验室 Copyright by Huang Weiwei 电过应力 ESD 静电泄放（简称ESD，electrostatic discharge ）是由静电引起的一种电过应力形 式，在版图设计时，一般对易损的焊盘增加特 殊的保护结构来使ESD失效降至最低。 ESD是芯片制造和使用过程中最易造成芯 片损坏的因素之一。 华侨大学厦门专用集成电路系统重点实验室 Copyright by Huang Weiwei 电过应力 ESD 美国国家半导体公司统计的客户定制的芯片设计失败的原因 华侨大学厦门专用集成电路系统重点实验室 Copyright by Huang Weiwei 电过应力 ESD ESD产生的主要途径 人体接触：带静电的人手触摸芯片 机器接触：制造过程中，与机器接触 自产生电荷：已封装芯片在组合或运输过 程中产生电荷 华侨大学厦门专用集成电路系统重点实验室 Copyright by Huang Weiwei 电过应力