2-1 毕业设计论文封面.docVIP

理工学院 毕 业 设 计 学生姓名： 学 号 专 业： 电子科学与技术 题 目： 基于FPGA的可调参数FIR滤波系统 指导教师： 评阅教师： 2013年6月 河北科技大学毕业设计成绩评定表 姓 名 学 号 成 绩 专 业 电子科学与技术 题 目 基于FPGA可调参数的FIR滤波系统 指导教师评语及成绩 指导教师： 年 月 日 评阅教师评语及成绩 评阅教师： 年 月 日 答辩小组评语及成绩 答辩小组组长： 年 月 日 答辩委员会意见 学院答辩委员会主任： 年 月 日 毕 业 设 计 中 文 摘 要 设计了一个基于FPGA的16阶可调参数FIR滤波器，使用分布式算法（DA算法）作为滤波器的硬件实现算法，并对其进行了详细的讨论。针对分布式算法中LUT规模过大的缺点，采用多块查找表的方式减小硬件规模；在设计中采用了自顶向下的层次化、模块化的设计思想，将整个滤波器划分为多个模块，利用VHDL语言的描述方法进行了各个功能模块的设计，最终完成了FIR数字滤波器设计。设计采用Cyclone II系列器件实现一个16阶的可调参数FIR低通滤波器的设计实例，用Quartus II软件进行了仿真，并用Matlab对仿真结果进行了分析，证明所设计的FIR滤波器功能正确。仿真结果表明，设计的FIR滤波器硬件模较小，只要将查找表进行相应的改动，就能实现低通、带通FIR滤波器，体现了设计的灵活性。 关键词 FIR滤波器 FPGA 分布式算法 可调参数 毕 业 设 计 外 文 摘 要 Title A Reconfigurable FIR Filters System Based on FPGA Abstract The design of a FPGA-based 16-order the tunable FIR low-pass filter, the use of distributed algorithms (DA algorithm) as the hardware of the filter algorithm, and discussed in detail. Shortcomings of too much the LUT scale in the distributed algorithm, multi-block look-up table to reduce the size of the hardware; using a top-down hierarchical design, the modular design concept, the entire filter is divided into multi-modules, the use of VHDL language description of each functional module design, the final completion of the FIR digital filter design.Article CycloneII series devices adjustable parameters of a 16-order FIR low-pass filter design example with QuartusII software simulation using Matlab simulation results are analyzed, to prove that the design of the FIR filter function correctly.Simulation results show that the FIR filter design in this paper smaller hardware mode, the sampling rate of the 10MHz; the same time as long as the look-up table corresponding changes will be able to achieve low pass, band-pass FIR filter, refl