一种基于VHDL语言的全数字锁相环的实现.pdfVIP

集成电路应用 Application of Integrated Circuits 一种基于VHDL 语言的全数字锁相环的实现 1 1 2 范寒柏 ，陶 杰 ，王 欣 (1. 华北电力大学 电力学院，河北 保定071003 ；2. 河北大学 电信学院，河北 保定071003) 摘 要： 介绍一种基于 VHDL 语言的全数字锁相环实现方法， 并用这种方法在 FPGA 中实现了全 数字锁相环，作为信号解调的位同步模块。 关键词： VHDL ；全数字锁相环；位同步；FPGA 中图分类号： TN79 文献标识码： A Realization of all-digital PLL based on VHDL 1 1 2 FAN Han Bai ，TAO Jie ，WANG Xin (1.North China Electric Power University ，Baoding 071003 ，China ； 2.College of Electronic Information Engineering,Hebei University ，Baoding 071003 ，China ） Abstract ： An implementation method of digital phase -locked loop based on VHDL was introduced deeply in this pa - per. And according to this methodwe completed the digital phase-locked loop in FPGA as our bit synchronization module of signal demodulation. Key words ： VHDL ；digital phase locked loop ；bit-synchronization ；FPGA 随着集成电路技术的不断进步，数字化应用逐渐 1 数字锁相环的结构及工作原理 普及 ，在数字通信 、 电力系统自动化等方面越来越多 如图 所示， 数字锁相环主要由鉴相器、 变模可 1 K 地运用了数字锁相环。 它的好处在于免去了模拟器 逆计数器、脉冲加减器、N 分频器构成。 件的繁琐 ，而且成本低、 易实现、 省资源。 本文综合以 鉴相器其实就是一个异或门， 它将输入信号 Din 与 上考虑 ，在一片 FPGA 中以 Quartus II 为平台用 VHDL 位同步脉冲输出信号 Dout 相异或， 比较它们之间的相 实现了一个全数字锁相环功能模块 ， 构成了片内锁 位差，并输出相位误差信号作为 变模可逆计数器的计 K 相环。 数方向的控制信号 。 当环路锁定时，这个控制信号为 CS 数字锁相环是一种相位反馈控制系统。 在数字锁 占空比是50%