EDA技术实践七人表决器报告完美版_09级..docVIP

课 程 设 计 课程名称 硬件描述语言与EDA技术 题目名称 硬件描述语言与EDA技术实践 学生学院 材料与能源 专业班级 09微电子学(1)班 学 号 3109007468 学生姓名 钟万友 指导教师 陈 先 朝 2011年 12月 9日  广东工业大学课程设计任务书 题目名称 硬件描述语言与EDA技术实践 学生学院 材料与能源学院 专业班级 09微电子学(1)班 姓 名 钟万友 学 号 3109007468 一、课程设计的内容 系统功能分析实现系统功能的方案设计编写各功能模块VHDL语言程序对各功能模块进行编译、综合、仿真和验证顶层文件设计整个系统进行编译、综合、仿真和验证在CPLD/FPGA实验开发系统试验箱上进行硬件验证按所布置的题目要求，每一位学生独立完成全过程分模块层次化设计各功能模块的底层文件必须用VHDL语言设计，顶层文件可用VHDL语言设计，也可以用原理图设计布置设计题目和要求；收集相关资料方案分析与确定；编写VHDL源程序。编写VHDL源程序；编译、综合、仿真、定时分析、适配。下载和硬件验证；验收。下载和硬件验证；验收；撰写报告硬件描述语言与EDA技术实践指导书曹昕燕等编著EDA技术实验与课程设计，清华大学出版社，2006年5月刘欲晓等编著，EDA技术与VHDL电路开发应用实践，电子工业出版社，2009年4月刘昌华等编著，数字逻辑EDA设计与实践：MAX+plusⅡ与QuartusⅡ双剑合璧，国防工业出版社，2009年刘江海主编，EDA技术课程设计，华中科技大学出版社，2009年1月一目的Quartus II软件的使用。 2.熟悉七人表决器的工作原理 3.熟悉EDA开发的基本流程。二要求 三电路及连线管脚分配： 实验符号 对应附录符号 管脚 K1 K1 PIN_28 K2 K2 PIN_29 K3 K3 PIN_30 K4 K4 PIN_31 K5 K5 PIN_38 K6 K6 PIN_39 K7 K7 PIN_40 A A PIN_141 B B PIN_142 C C PIN_143 D D PIN_144 E E PIN_147 F F PIN_148 G G PIN_149 m_Result SEG5 PIN_190 A A PIN_157 B B PIN_158 C C PIN_159 D D PIN_160 E E PIN_170 F F PIN_172 G G PIN_173 四说明五 六、程序设计如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY UG IS PORT(clk:IN STD_LOGIC; am:IN STD_LOGIC_VECTOR(6 DOWNTO 0); y:OUT STD_LOGIC; y1,y2:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END ENTITY UG; ARCHITECTURE one OF UG IS SIGNAL q:STD_LOGIC; SIGNAL q1,q2:STD_LOGIC_VECTOR(6 DOWNTO 0); BEGIN PROCESS(am) VARIABLE shu:INTEGER; BEGIN shu:=0; IF clkEVENT AND clk=1 THEN IF am(0)=1 THEN shu:=shu+1;END IF; IF am(1)=1 THEN shu:=shu+1;END IF; IF am(2)=1 THEN shu:=shu+1;END IF; IF am(3)=1 THEN shu:=shu+1;END IF; IF am(4)=1 THEN shu:=shu+1;END IF; IF am(5)=1 THEN shu:=shu+1;END IF; IF am(6)=1 THEN shu:=shu+1;END IF; CASE shu IS WHEN 0 = q=0;q1=1111110;q2=1110000; WHEN 1 = q=0;q1=0110000;q2=1011111; WHEN 2 = q=0;q1=1101101;q2=1011011; WHEN 3 = q=0;q1=1111001;q2=0110011; WHEN 4