单片机原理与应用及上机指导04.pdfVIP

第4章 80C51单片机的功能单元 第4章 80C51单片机的功能单元 教学提示和教学目标 教学提示和教学目标 4.1 并行I/O口 4.1 并行I/O口 4.2 定时器/计数器 4.2 定时器/计数器 4.3 串 行 接 口 4.3 串 行 接 口 4.4 中 断 系 统 4.4 中 断 系 统 4.5 上机指导：程序控制点亮发光二极管 4.5 上机指导：程序控制点亮发光二极管 教学提示和教学目标 教学提示和教学目标  教学提示：本章主要介绍了并行I/O 口的结构、组成及分 类，对P0～P3口的结构及功能进行了分析；分析了定时器 /计数器的结构与原理、控制和工作方式及其控制，以及定 时器/计数器的基本编程应用；介绍了串行接口的结构原 理；介绍了单片机中断源的种类、产生中断的方式及中断的 控制。  教学目标：掌握并行I/O 口内部结构以及4个不同I/O 口的 使用特点，了解I/O 口的总线机制和负载能力；掌握定时器 /计数器的组成结构和基本工作原理、定时器/计数器的4种 工作方式，理解定时器/计数器控制与状态寄存器；掌握串 行接口的结构原理，掌握中断系统的结构、中断源和中断优 先级；理解相应的中断控制寄存器和不同的中断响应入口， 了解响应中断的条件和过程。 4.1 并行I/O 口 4.1 并行I/O 口  80C51共有32条并行双向I/O 口线，分成4个8位 I/O端口，记作P0、P1、P2和P3。每个端口均由 数据缓冲器，数据输出驱动及锁存器等组成。这4 个端口在结构和特性上是基本相同的，但又各具特 点。  4.1.1 P0 口  4.1.2 P1 口  4.1.3 P2 口  4.1.4 P3 口 4.1.1 P0 口 4.1.1 P0 口  1．P0口结构  图4.1所示是P0口某一位的结构原理。V1 、V2构成输出驱动器，与门、反相器、锁 存器及模拟开关(MUX)构成输出控制电路。三态门是输入缓冲器。  2．功能  (1) 地址/数据分时复用总线  单片机系统扩展片外存储器时，P0口作为地址/数据分时复用总线使用。在访问片外 存储器时，CPU送来的控制信号为高电平，控制模拟开关打在上方。此时执行输出数 据指令，分时输出的地址/数据信号经反相器、驱动器送到引脚上。当地址或数据信 号为1时，此时与门的两个输入端都为高电平则输出为1，V1导通，另一路地址信号 或数据信号经反相器反相为低电平，此电平经模拟开关加到V2上使V2截止，引脚上 出现高电平；当地址或数据信息为0时，V1截止而V2导通，引脚上出现低电平。如果 执行取指令操作或输入数据的指令，地址仍经V1 、V2输出，而输入的数据经输入缓 冲器1进入总线。  (2) 通用I/O接口  如系统未扩展片外存储器，则P0口作为准双向通用I/O接口使用。此时控制信号为 0，模拟开关打在下面。由于控制信号为0，使V1截止，V1 的漏极处于开路状态，如 果输入是由集电极开路或漏电极开路电路驱动，应外加上拉电阻。输出时如果负载是 MOS电路，也应外加上拉电阻。作为通用I/O 口使用时，其数据流向在下面P1口中 讲述。  P0口输出时能驱动8个LSTTL负载，即输出电流不小于800 μA 。 图4.1 P0口的某一位结构原理 图4.1 P0口的某一位结构原理 4.1.2 P1口 4.1.2 P1口  1．P1口结构  图4.2所示是P1口某一位的结构原理，P1口由8个这样的电路 组成，图中锁存器起输出锁存作用。P1口