Altera SoC类FPGA器件设计难题解决方案.docVIP

Altera SoC类FPGA器件设计难题解决方案 主要FPGA供应商已经开始销售集成了硬核处理器内核的低成本FPGA器件，SoC类FPGA器件最终会成为主流。为能够充分发挥所有重要FPGA的灵活性，这些器件提供了FPGA设计人员和软件工程师还不熟悉的新特性。设计人员需要考虑怎样在FPGA和处理器之间初始化这些资源并进行分配，管理复杂的连接，以及处理器外设的各种设置。 I/O限制 “I/O有什么问题？FPGA有很多I/O！”然而，FPGA现在采用了功能强大的双核Cortex-A9处理器，需要高性能存储器系统。如果您不需要处理器，您不用购买器件，因此，连接DDR2/3存储器来提高性能是最重要的。这需要72个专用引脚。这里不仅有功能强大的处理器，而且还有多种有用的标准外设（例如USB、以太网等）-这就需要更多的引脚。增加一系列电源和地引脚以实现良好的信号完整性，这会使得以前足够用的BGA引脚开始显得捉襟见肘。对于硬件外设，好在这些器件具有复用功能，因此，您可以简单地选择并引出您需要的外设。 引脚配置 对FPGA器件进行编程的比特流含有怎样配置I/O引脚的信息。实际上，SoC FPGA器件的工作方式相似，但是有两种不同的引脚配置过程-一种用于FPGA I/O，一种用于处理器专用I/O（这也包括配置硬件外设复用、I/O引脚和DDR控制器设置），如图.之所以需要DDR控制器设置，是因为需要为某些器件和电路板布局调整高性能存储器控制器，以实现最优存储器性能。在FPGA硬件开发工具中进行处理器专用I/O和存储器控制器设置，其方式与FPGA引脚相似。如果不对FPGA进行编程，所有这些配置数据是怎样进入器件中的呢？ Altera SoC FPGA系统，显示了专用处理器和FPGA I/O引脚（右侧） 处理器启动 低成本微控制器简化了从片内ROM的启动，而高端处理器从外部ROM（例如x86 BIOS）启动，然后，装入第二个启动加载程序。与微控制器相似，SoC FPGA器件有硬线片内启动ROM，含有启动处理器的启动代码，但是这些代码也配置I/O引脚，这些引脚用于从FPGA、闪存或者SD卡中读取数据。这样，系统将第二个启动加载程序镜像装入片内RAM.第二个启动加载程序二进制代码和专用I/O引脚配置设置内置在一个镜像文件中，这一镜像也含有FPGA配置数据、处理器软件（操作系统（OS）启动加载程序、OS以及应用软件）。这一镜像文件存储在介质中，成为处理器的启动源。当处理器从片内ROM启动时，它读取外部引脚的状态，选择启动源，将第二个启动加载程序装入片内RAM，然后运行它。这些代码设置处理器，配置外部存储器控制器和专用外设I/O引脚，允许用户应用程序代码（可以是OS的启动加载程序）从启动源装入到DDR存储器中。在这一阶段，配置处理器和所有处理器专用I/O-因此，OS启动加载程序（例如U-Boot）甚至可以通过外设（例如通过以太网）来装入OS二进制代码。 型的SoC FPGA启动过程 软外设最后，我们有经过全面配置的芯片，可以启动OS或者应用程序-而有可能还没有配置FPGA.OS/应用程序一般会在启动时初始化所有外设，但是在这一例子中，可能还没有外设！一种简单的方法是，在出现这种情况之前对FPGA进行配置，但是，如果您需要软件从一组不同的配置中进行选择，会怎样呢？您甚至可能希望随时重新配置FPGA，改变外设。 开发基于FPGA的外设系统相对简单，FPGA供应商提供IP库以及基于GUI的设计工具，使您很容易连接外设IP和硬核处理器。对此，设计流程与使用Nios II处理器等软核CPU的流程完全相同。一般不能修改硬核处理器系统的特性，您需要做的是在基于GUI的工具中配置专用引脚复用功能，连接外设IP. FPGA设计工具以头文件的形式实现了软件开发工具链的所有硬件相关数据（基本地址等），这一头文件可以用于生成预构建应用程序，从而匹配每一FPGA配置和外设。但是，如果您使用OS，这可能带来问题，理想情况下，您需要外设驱动软件应用程序。好在大部分OS支持动态驱动装入和卸载，因此，可以读取外设，让OS装入相应的驱动。如果您重新配置FPGA，只需要卸载驱动，然后重新装入含有新配置的驱动。这看起来是一项很难的工作，但是，大部分OS支持这样做，Linux甚至提供一种名为器件树的功能，实际专门用于在Linux文件系统中存储外设相关数据。每一FPGA配置会有一个匹配器件树文件，因此，对于Linux，您需要做的是，装入正确的器件树，Linux就会装入正确的驱动。图2是一个典型的SoC FPGA启动过程。 所以由此我们可以总结——由于处理器和FPGA紧密集成到一个器件中，与标准FPGA相比，开发这些新器件会稍微复杂一些，而SoCFPGA器件供应商提供支持工具流和机制，管理所需的功能要相