Altium Designer10功能介绍之板级设计信号完整性.docVIP

Altium Designer10酷功能介绍之板级设计5：信号完整性 一旦高速设计领域专业化，信号完整性就成为了设计挑战的主流。面对日益缩小的器件技术带来的越来越快的开关速度，板级互联从电路中无关轻重的角色变成了非常重要的部分。Altium Designer将信号完整性直接置于PCB设计环境中。它与板级设计规则完美结合，在设计时就可以关注信号完整性问题，而且随时都可以直接从原理图或PCB设计编辑器中运行信号完整性分析。 成熟的技术Altium Designer中的信号完整性分析器将传输线计算和I/O缓冲宏模型信息（IBIS）作为仿真的输入。模型也作为Altium Designer统一元器件库的一部分存储起来。 在快速反射和串扰仿真模型的基础上，分析引擎使用业界成熟的算法提供准确的仿真。并且由于Altium Designer使用单一的、统一的数据模型，可以从设计过程的早期原理图设计阶段就执行信号完整性分析，一直到完成板级设计。这可以更早知道和处理信号完整性问题，而不至于让它们成为真正的麻烦。 监测整个设计过程的完整性阻抗匹配是用来保证信号完整性的常用技术。同时还需要结合终端元器件和合理的布线来实现。 为了在原理图上指定终端元器件，需要在开发周期中尽早发现有潜在问题的网络，以便终端元器件的成本和布局效果也可以更早考虑进来。有了Altium Designer，可以在原理图阶段就使用默认的布线长度和目标阻抗开始分析。并且由于Altium Designer是统一的数据模式，PCB数据，如叠层和布线阻抗，一旦有效就可以用于计算，帮助您实现最优化的解决方案。 快速筛选，迅速发现问题信号完整性分析是一个复杂的，计算密集的过程。对于大多数设计有可能只是一小部分网络有问题。 执行快速筛选分析，迅速找到那些性能在可接受设计限制范围之外的网络，详细检查有问题的网络，并对它们进行精确的反射和串扰分析，这样会加快整体分析的时间，迅速达到零问题。 快速探索可能的解决方案一旦确定了有问题的网络，在选定解决方案之前要探索多种可能的终端匹配方案，从串联和并联的多种终端组合中选择，然后在一个范围内扫描那些终端元器件的值，快速找到最优化的终端解决方案。右键点击在原理图上放置相应器件，并同步到PCB，让设计保持最新，并准备下一步的分析。 精确的器件模型，包括可编程FPGAAltium Designer中包含了大量的信号完整性管脚模型，如果没有给器件分配任何模型，软件将自动选择合适的模型。备用的管脚模型选择非常容易，也可以导入新的IBIS模型。 因为Altium Designer一体化设计环境包含了完整的FPGA设计流程，在FPGA编程状态下可以选择正确的管脚模型，以确保无论设计多么复杂都能保持设计的信号完整性。根据“what-if”和FPGA管脚的IO标准，转换速率、驱动能力很容易就被传递到单独的信号完整性应用程序中。 可控制的阻抗布线Altium Designer完全支持阻抗控制布线。在布线宽度设计规则下只需简单定义一个阻抗，而不是实际走线宽度，ＰＣＢ编辑器就会自动计算线宽来匹配所定义的布线阻抗。 差分布线差分信号是一种日益流行的高速串行信号技术。在Altium Designer中使用交互式布线方式来布差分对和单个网络布线一样容易。使用Altium Designer 全交互式的重布线和长度调节功能，差分布线将更快速、更高效。 由于Altium Designer的信号完整性分析可以直接从原理图和PCB编辑环境下运行，并且有了阻抗控制和差分布线技术的支持，您可以在最短的时间内就能将设计达到最高的完整性水平。