PCB原理图设计方法.docVIP

原理图设计规范本文档的目的在于说明使用PROTEL和ORCAD进行原理图设计时的一些注意事项，为设计人员提供设计规范，方便设计人员之间进行交流和相互检查。?第一部分：PROTEL设计规范 原理图元件封装使用标准库命名，按照《元件库引用说明》执行。 二、OTEL原理图的电气法则的测试ERC：执行菜单命令【Tool】/【ERC…】 ； 执行上面的命令后在出现以下的电气法则测试对话框，并设置 ： ⑴.在【ERC Options】下选取以下几项： ●【Multiple net name on net】检测同一网络命名多个网络名称 ； ●【Unconnectde net labes】检测未实际连接的网络标号 ●【Unconnected power objects】检测为实际连接的电源图件 ； ●【Duplicate sheet numbers】检测电路图编号的重号 ； ●【Duplicate component designator】检测元件的重号 ； ●【Bus label format errors】检测总先标号格式错误 ； ●【Bus label format errors】检测输入引脚的浮接 ； ⑵.在【Options】下选取以下几项： ●【Create report file】在测试后，会自动在将测试结果存在报告文件中（*.erc），文件名和与原理图名一致 ； ●【Add error markers】在测试后，会自动在错误位置上放置错误符号 ； ⑶.【Sheet to Netlist】测试原理图的范围设置为【Active project】 ； ⑷.【Net Identifier Scope】选择网络识别器的范围设置为【Sheet Symbol/Port Connection】 ； 设置完成后，单击【OK】确认，然后程序开始对原理图进行电气法则的测试，测试完成后生成的相应的报告 。原理图元件封装使用标准库命名，按照《元件库引用说明》执行。 ⑴在【Scope】检查范围选项卡下选择【Check entire design】DRC检查整个原理图 ； ⑵在【Mode 】检查模式选项卡下选择【Use instance（Preferred）】使用当前属性（建议）检查 ； ⑶在【Action】检查行为选项卡下选择【Check design rules】进行DRC检测 ； ⑷在【Report】检查报告的内容选项卡下选择以下的选项 ： ●【Ceate DRC markers for warnings】产生DRC警告标志； ●【Check hierarchical port connection】检测阶层端口的连接性； ●【Check offconnector connection】检测分页图纸间接口的连接性； ●【Report identical part references】报告相同的器件序号； ●【Reprot invalid packaging】报告无效的封装； ●【Reprot hierarchical ports and offconnection】报告阶 层端口和分页图纸间接口的连接； ●【Reprot Misleading Tap Connection】报告错误的分流连接； ●【Reprot visible unconnected power】报告未连接的电源； ●【Check unconnected net】检查未连接的网络； 最后点击【确定】键，开始检测。 三、 有特殊排版要求，和大电流的走线要求在原理图上表明电流大小，走线宽度和走线间距等必需的内容； 请电路将原理图尽可能的一次更改到位，避免不停的修改给排版带来很多 重复的工作；如果实在要修改，请在最新的原理图上修改，并且重新发申请， 排版所需时间顺延。