多核高速并行数字信号处理板设计及应用v1.0.docVIP

多核高速并行数字信号处理板设计及应用 摘 要 随着DSP芯片生产制造技术的日益发展，基于多核的高性能DSP在通信与信息系统、信号与信息处理、自动控制、雷达、军事、航空航天、医疗、家用电器等许多领域 Design and Application of Multi-core High-speed Parallel Digital Signal Processing Board Abstract With growing manufacturing technology of DSP chips, high-performance multi-CPU DSP gets more and more applications in communications and information systems, signal and information processing, automatic control, radar, military, aerospace, medical, household appliances and many other areas. This paper describes the hardware and software design of a high-performance DSP board based on 4 ADSP-TS201, and then shows an application example in a radar phase processing equipment. Key Words High-speed DSP, TS201, parallel compute, phase processing 1 引言 随着实时信号处理的发展，数据处理速度大大提高，同时运算量大，数据吞吐量急剧上升，对数据处理的要求也不断提高。随着大规模集成电路技术的发展，作为数字信号处理的核心数字信号处理器(DSP)得到了快速的发展和应用。 ADSP-TS201DSP是美国模拟器件公司Analog Device Inc.）继TSl01之后推出的一款高性能处理器。此系列DSP性价比很高，兼有FPGA和ASIC信号处理性能和指令集处理器的高度可编程性，适用于大存储量、高性能、高速度的信号处理和图像处理。TS201本身提供有可实现互连所需的片内总线仲裁控制和特有的链路口。可以方便的以各种拓扑结构互连DSP，以满足大运算量的需求。 通信与信息系统、信号与信息处理、自动控制、雷达、军事、航空航天、医疗、家用电器等许多领域ADSP-TS201处理器具有高速运算能力、可时分复用、并行处理、数据吞吐率高等特点。该处理器片内集成大容量存储器，性价比高，并兼有ASIC和FPGA的信号处理性能、指令集处理器的高度可编程性与灵活性，适用于高性能、大存储量的信号处理和图像应用。 采用超级哈佛结构，静态超标量操作适合多处理器模式运算，可直接构成分布式并行系统和共享存储式并行系统。主要性能指标如下： 最高工作主频可达600 MHz，指令周期为1.67 ns，可支持单指令多数据(SIMD)操作； 采用LVDS技术和DDR方式传输数据，单向最大速率为500 MBs，数据吞吐量为4 GBs； 4条128位数据总线可与*MB的RAM相连，其34位地址总线可提供4GB的寻址空间； 有4个链路口，每个链路口可提供1.2 GB／s的传输速率，并可同时进行DMA传输； 可通过共享总线提供无缝连接以用于片内集成总线的仲裁控制； 片上SDRAM控制器和片上DMA控制器可提供14条DMA通道。同时使用了一些RAM、FLASH和SDRAM器件来存储系统中的数据和程序。系统与外部进行通信的接口主要采用CPCI总线接口。本设计采用DSP结合FPGA的方式。这种方式最大的优点就是结构灵活，有较强的通用性，适合模块化设计，并能够提高效率，同时，其开发周期较短，系统容易维护和扩展，所以，这种结构目前比较流行。该系统的结构框图。多DSP设计通常有共享总线方式和链路口耦合方式两种结构。共享总线结构的优点是可以提供全局地址空间，把多DSP的地址空间映射到主机的内存空间进行统一访问。任一DSP也可通过总线读写其它处理器内存，操作方便。当多DSP间数据交换频繁时，总线竞争往往造成数据通信的总线瓶颈，采用链路口耦合方式，各DSP总线独立，拥有完全独立的内存空间，各DSP程序设计可完全独立，减小了程序调试的难度。各DSP之间仅通过链路口无缝连接，片间连线少，降低了PCB布线难度和层数，节约了制板成本。此外，数据传输采用链路口的DMA方式并不占用DSP内核的运算时间，可以提高处理板的实时性能。因而采用将4片ADSP-TS201通过链路口两两互连，形成松耦合