实验指导书专用集成电路.doc

实验一 ?EDA软件实验 实验性质：验证性 实验级别：必做 开课单位：信息与通信工程学院通信工程系 学时：2学时 一、实验目的： 1、了解Quartus II软件的功能。 2、初步掌握Quartus II的VHDL输入方法。 3、掌握Quartus II编译、功能仿真和时序仿真。 4、掌握Quartus II管脚分配、综合与实现、数据流下载方法。 5、了解所编电路器件资源的消耗情况。 二、实验器材： 计算机、Quartus II软件 三、实验内容： 本实验以8位二进制加法器为例，在Quartus II软件平台上完成设计电路的VHDL文本输入，编辑，编译，仿真，关键分配和编程下载等操作。下载芯片选择Altera公司的FLEX10K系列的EPF10K10LC84-3器件。 四、实验步骤： 1、8位加法器的VHDL源程序的输入 在Quartus II环境下，执行“file”的“New Project Wizard”命令，为8位加法器建立设计项目。 项目名称为adder8. 点击下一步，出现选择芯片对话框，我们选择FLEX10K系列的EPF10K10LC84-3器件作为仿真芯片 点击下一步，选择默认选项，点击finish完成设置。 在Quartus II环境下，执行“file”的“New”命令,在弹出的编辑文件类型对话框中，选择“VHDL File”, 点击ok进入Quartus II文本编辑方式，在文本框中编辑输入8位加法器的VHDL源程序，如下图所示： 8位加法器的VHDL源程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; --****************** ENTITY adder8 IS PORT( CIN : IN INTEGER RANGE 0 TO 1; A : IN INTEGER RANGE 0 TO 255; B : IN INTEGER RANGE 0 TO 255; SUM : OUT INTEGER RANGE 0 TO 255; COUNT: OUT INTEGER RANGE 0 TO 1 ); END adder8; --*************** ARCHITECTURE A_adder8 OF adder8 IS SIGNAL SINT:INTEGER RANGE 0 TO 511; BEGIN SINT=A+B+CIN; SUM=SINT WHEN SINT=255 ELSE SINT-256; COUNT=0 WHEN SINT=255 ELSE 1; END A_adder8; 在VHDL源程序中，A和B是两个8位二进制输入信号，CIN是低位进位输入信号，SUM是8位加数之和的输出信号，COUT是向高位进位的输出信号。 2、设计文件存盘与编译 完成程序编辑后，以adder8.vhd为文件名将8位加法器的VHDL源程序设计文件保存在工程目录中，*.vhd表示VHDL文本文件。 在Quartus II环境下，执行“Processing”的“start Compilation”命令，或者在主窗口上直接单击“start Compilation”按钮，对adder8.vhd设计文件进行编译。如果输入无语法错误的话，编译完成后的结果如下图所示： 结果中给出了所设计的程序占选用芯片的资源情况，adder8所占用的EPF10K10LC84-3芯片宏单元的2%，占用引脚数为44%，没有用存储单元。 3、仿真设计文件 程序编译完成后，重新执行“file”的“New”命令,在弹出的编辑文件类型对话框中，选择“other file”中的“Vector Waveform File”,点击“ok”。 在弹出的新对话框中单击右键，选择“Insert Node or Bus”命令， 在所弹出的对话框中点击“Node Finder”命令 点击“list”命令， 点击“ok”,给所要仿真的输入信号赋初值，现给A的值为32，B为2，CIN为0。 波形文件编辑结束后，以adder8.vwf为文件名将波形文件保存在工作目录中。波形文件存盘后，执行执行“Processing”的“start Simulation”命令,8位加法器电路的仿真波形如图所示： 4、引脚分配 执行“Assignments”菜单中的“Pin Planner”命令，为芯片进行引脚分配