1.JB_EDA概述.ppt

EDA广义范围： 半导体工艺设计自动化 可编程器件设计自动化 电子系统设计自动化 印刷电路板设计自动化 仿真与测试故障诊断自动化 形式验证自动化 统称为EDA工程 EDA狭义定义： 以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、EDA工具软件和实验开发系统为开发环境，以大规模可编程逻辑器件为设计载体，以专用集成电路ASIC、单片电子系统SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。 EDA技术的实例引入 以简单而典型的数字钟为例，比较一下数字钟的传统设计方法和EDA设计方法 ，从而对EDA技术建立起一个感性认识。 数字钟的传统设计方法示意图 数字钟的EDA设计方法示意图 自上而下设计方法的优越性： 完全独立于目标器件的结构。 设计成果的再利用得到保证。 系统的设计规模和效率有大幅提高。 在选择实现系统的目标器件具有更大的自由度。 实现载体：大规模可编程逻辑器件 （PLD_Programmable Logic Device） 描述方式：硬件描述语言 （HDL_Hard Descripation Lauguage） VHDL、Verilig HDL等 设计工具：开发软件 硬件验证：实验开发系统 1.大规模可编程逻辑器件 FPGA/CPLD显著优点： 开发周期短、投资风险小、产品上市速度快、市场适应能力强、硬件修改升级方便。且具有高速度、高集成度和高可靠性。 VHDL和Verilog HDL是作为电子设计主流硬件的描述语言。 本课程主要讲述VHDL语言。 VHDL即超高速集成电路硬件描述语言，在基于CPLD／FPGA和ASIC的数字系统设计中有着广泛的应用。 VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。 3.软件开发工具 集成化开发系统： Altera公司：QuartusII、Max+plusII系列 Xilinx公司：ISE、Foundation、Aillance系列 Lattice公司：Isp Design Expect系列 综合：由高层次（功能、概念）描述自动转换成低层次（门级、物理级）描述的过程，是EDA技术的核心。 综合相当于纯软件系统中的编译器。将软件设计的HDL描述与硬件结构挂钩，将电路的高级语言转换成低级的、可与CPLD/FPGA的基本结构相映射的网表文件或程序。 （3）HDL与原理图输入法的比较 HDL的可移植性好，使用方便，但效率不如原理图；原理图输入的可控性好，效率高，比较直观，但设计大规模CPLD/FPGA时显得很烦琐，移植性差。 在真正的CPLD/FPGA设计中，通常建议采用原理图和HDL结合的方法来设计，适合用原理图的地方就用原理图，适合用HDL的地方就用HDL，并没有强制的规定。在最短的时间内，用自己最熟悉的工具设计出高效，稳定，符合设计要求的电路才是我们的最终目的。 4.时序仿真与功能仿真 Quartus II文件类型及其扩展名 .qpf -------- quartus工程文件 .bdf -------- 图形设计文件 .vhd -------- VHDL语言文件 .v -------- Verilog语言文件 .vwf -------- 矢量波形文件 .bsf -------- 块符号文件 .rpt -------- 报告文件 .pin -------- 引脚文件 .pof -------- 编程对象文件 .sof -------- SRAM对象文件 .tdf -------- 文本设计文件 2. HDL综合器 3. 仿真器 按仿真的级别可分为： (1) 功能仿真：验证系统功能 。 (2) 时序仿真：验证系统时序性、系统性能。 实现从高层次抽象描述向低层次描述的自动转换，及各个层次的仿真验证。 4. 适配器(布局布线器) 适配器的任务是完成目标系统在器件上的布局布线。适配，即结构综合通常都由可编程逻辑器件的厂商提供的专门针对器件开发的软件来完成。这些软件可以单独或嵌入在厂商的针对自己产品的集成EDA开发环境中存在。 5