电子设计教程4.ppt

电子设计教程 第4章 典型应用技术 第4章 典型应用技术 在设计系统时，有许多常用的典型技术，像频率合成技术、测频、测相技术等，这类技术不同于常用的模拟电路，通常是利用数字方法实现的，因此可以通过单片机或FPGA等系统核心来控制，且精度较高。 本章对电子设计中最为典型的几种应用技术作一简单介绍，具体实现还需要实践的探索。 4.1 频率合成与DDS 电子设计实验中常常需要用到的激励源信号通常都由信号发生器提供，但在某些情况下，实验要求的信号为低频或扫频信号，或对特定信号的稳定性有很高的要求，此时就需要在系统中自行设计功能模块实现既定信号的输出。 4.1.1 信号产生方案与原理 常用激励源信号为正弦信号，也可先产生正弦信号，通过对正弦信号处理得到方波或三角波信号。 正弦信号的产生的方案有：单片函数发生器 ;数字锁相环(PLL)频率合成技术 ;直接数字频率合成技术 (DDS) 各种方案比较 (1).单片函数发生器。利用单片函数发生器配合外部分立元件输出频率，通过调整外部元件可改变输出频率，但外接的电阻电容对参数影响很大，因而产生的频率稳定度较差、精度低、抗干扰能力低，通常不使用此方案。 (2).数字锁相环(PLL)频率合成技术，基本原理框图如下图所示。 各种方案比较 通过改变程序分频器的分频比可改变压控振荡器的输出频率，从而获得大量可供利用的频率稳定度等同于参考频率的频率点。基于锁相环的窄带跟踪特性，可以很好的选择所需频率信号，抑制杂散分量，锁相式频率合成得到所需频率的方波以后，经过截止频率动态可控的低通滤波器就可以得到正弦波。 但由于锁相环本身是一个惰性环节，锁定时间长，故频率转换时间长，同时频率受VCO可变频率范围的影响，频带不能做的很宽。 各种方案比较 (3).直接数字频率合成技术(Direct Digital Frequency Synthesis简称DDFS或DDS)。DDS以Nyquist时域采样定理为基础，在时域中进行频率合成，基本原理框图如右图所示。 各种方案比较 DDS的基本工作原理是：每个参考频率上升沿到来时，相位累加器的值便按照频率控制字K的长度增加一次，所得的相位值被输出至正弦查找表，查找表将相位信息转化为相应的正弦幅度值，再经过数模转换器得到相应的阶梯波，最后经过低通滤波器对阶梯波进行平滑，得到连续变化的模拟输出波形。 各种方案比较 理论上只要累加器的位数足够多，就可以实现任意小的频率步进。频率分辨率很高，离散输出已十分接近连续变化。对相位累加器预置累加初值可以很方便地实现精密相位调节。DDS技术最明显的不足是ROM容量限制带来相位截断噪声。 DDS与锁相环方案的优点均为覆盖频率范围大，精度高，控制性好且容易实现 。故通常情况下多采用DDS方案。 4.1.2 DDS理论设计 DDS主要由参考频率源、相位累加器、正弦波采样点存储RAM、数模转换器及低通滤波器构成。其中的相位累加器、正弦波采样点存储RAM和可预置分频电路等数字处理部分通常通过硬件描述语言Verilog HDL在CPLD或FPGA内设置逻辑电路来实现。 4.1.2 DDS理论设计 设参考频率源频率为，采用计数容量为的相位累加器(为相位累加器的位数)，频率控制字为，则 DDS系统输出信号的频率为，频率分辨率为。 若选取晶振频率为40MHz，频率控制字为24位，相位累加器的位数为31位，此时的DDS模块逻辑框图如图4-3所示，这样的理论输出频率范围为0.02Hz～312KHz，步进为。 DDS实现框图 4.1.3 DDS实现 单片机送24位的频率控制字到FPGA中，与上一个31位的地址送入相位累加器累加，得到新的相位地址，送入地址寄存器中寄存。时钟脉冲触发时到波形存储器中取波形数据，最后送入DAC中进行D/A转换，低通滤波后就能得到所需的对应于所设定的频率控制字的一定频率的正弦波形。 如果存储器中存储的不是正弦波表，而是方波或三角波等其他周期波的波形表，采用DDS产生的就是相应的周期波形。 4.2 等精度频率计的实现 频率测量：通常是对方波信号进行沿判断或电平判断，对相应的方波脉冲进行计数而进行频率计量。 特点：精度高。 频率测量运用：计量频率、测电压、测容值、测感值等。通过转换电路将所需测量的量转换为频率，从而通过测频来提高测量精度的。 关注焦点：如何提高频率测量的精度。 4.2.1 频率测量方案 方案一：直接测频法。 利用频率测量的定义，在确定的闸门时间内，利用计数器记录待测信号通过的周期数，从而计算出待测信号的频率。 特点：对低频信号测量的精度很低，较适合于高频信号的测量。 方案二：测周法 以待测信号为门限，用计数器记录在此门限内的高频标准时钟