数字电子技术79132.pptVIP

学习要求： 1.了解不同触发器的结构，掌握它们不同的工作原理和工作特点； 2.在分析触发器的功能时，会利用其功能表、特性方程和状态图来描述其逻辑功能； 3.掌握不同触发器之间的逻辑功能的转换。 4.1 基本RS触发器 触发器具备两个基本特点： 第一，具有两个不同的稳定状态，用来分别表示逻辑状态的0和1，或二进制数的0和1； 第二，在不同的输入信号作用下可以置成1或0状态，输入信号消失后，状态保持不变。 　　根据电路结构形式分为：基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器、CMOS边沿触发器等。 根据逻辑功能分为：RS触发器、JK触发器、T触发器、D触发器等。 (1)当S=0、R=1时，不论触发器原来的状态 是0态还是1态，触发器触发后的状态(次态) ，即触发器具有置1(置位)的功能。相应地，输入端S称为置1端。 (2)当S=1、R=0时，不论触发器原来的状态 是0态还是1态，触发器触发后的状态(次态) ，即触发器具有置0(置位)的功能。相应地，输人端称为置0端。 (3)当S=1、R=1时，不论触发器原来的状态 是0态还是1态，触发器触发后的状态(次态) ，触发器保持原来的状态，即触发器具有记忆(存储)功能。 (4)当S=0、R=0时，触发器触发后的状态(次态) 不定。 用或非门组成的基本RS触发器 4.1.2 逻辑功能描述 描述触发器的逻辑功能，通常采用 特性表、特性方程、状态转换图、波形图 等几种方法。 1．特性表 1．特性表 2．特性方程 3.状态转换图 4．波形图 4．2 同步RS触发器 4.2.2逻辑功能描述 4．3 主从触发器 4.3 主从触发器 2．逻辑功能的描述 因此，主从结构的触发器在CP=1期间输入信号发生变化时，CP下降沿来临时输入信号的变化不一定能按输入信号的状态来确定，而必须考虑整个CP=1期间里输入信号的变化情况才能确定触发器的次态。虽然解决了触发器在CP=1期间的空翻现象。但由于主触发器本身是同步RS触发器，因此在CP=1期间，主触发器的状态 仍然会随着R和S状态的变化而多次改变。这样，会导致在CP下降沿来临时，触发器状态的变化与特性表不符，这样就产生了边沿触发器。 4．3．2主从JK触发器 各种不同逻辑功能的触发器的特性方程为： RS触发器：Qn+1=S+RQn， 其约束条件为：RS＝0 JK触发器：Qn+1=JQn+KQn D触发器： Qn+1=D T触发器： Qn+1=TQn+TQn T＇触发器:Qn+1=Qn 　　同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。 JK触发器→T＇触发器 在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T＇触发器。 特性表 逻辑符号 T ＇触发器特性方程： 与JK触发器的特性方程比较，得： 电路图 变换T＇触发器的特性方程： 状态图 时序图 1、将JK触发器转换为RS、D、T和T＇触发器 JK触发器→RS触发器 RS触发器特性方程 变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致： 比较，得： 电路图 2、将D触发器转换为JK、T和T＇触发器 D触发器→JK触发器 D触发器→T触发器 D触发器→T＇触发器 【例 2】 TTL边沿触发器组成的电路分别如图5-26(a)、 (b)所示，其输入波形见图5-26(c)，试分别画出Q1、Q2端的波形。 设电路初态均为0。 图 5-26 例5-2图 解： 从图中可见，FF1、FF2均为上升沿触发，故以CP上升沿为基准划分时间间隔。  对于FF1， 。由每个CP前沿来到前的外输入A和原态Q1决定 ，其波形如图5-26(c)所示。  对于FF2，由于 ， 故状态方程 ，说明该触发器的输出仅与A、B有关，与原态Q2无关。但需要注意，该状态方程只有在C=1时才适用，其波形图见图5-26(c)。 本节小结 触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，