集成电路课程设计四位和非门的电路设计.docVIP

下载本文档

7
0
约1.39千字
约 5页
2017-08-13 发布于安徽
举报
版权申诉

集成电路课程设计四位和非门的电路设计.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

集成电路课程设计题目：四位与非门的电路设计专业：电子科学与技术班级：*** 学号：*** 姓名：*** 指导老师：*** 课程设计的目的学习Hspice的安装及使用，并通过网表文件来描述模拟电路，了解Hspice的内部元件库。用MOS器件来设计四位逻辑输入与非门电路。课程设计内容运用HSPICE仿真软件以及网表文件来设计四位逻辑输入与非门电路。实验原理四输入与非门符号图及原理：当输入端A、B、、中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、、全为高电平时，才会使个串联的NMOS管都导通，使个并联的PMOS管都截止，输出为低电平。.includeC:\synopsys\Hspice2005.03\cmimodel\library\hua05.sp tt VCC VCC 0 5 MNMOS_1 N_1 A Gnd Gnd NCH W=2.5u L=250n MNMOS_2 N_2 D N_1 N_1 NCH W=2.5u L=250n MNMOS_3 N_3 C N_2 N_2 NCH W=2.5u L=250n MNMOS_4 Vdd B N_3 N_3 NCH W=2.5u L=250n MPMOS_1 Vdd A Vdd Vdd PCH W=2.5u L=250n MPMOS_2 Vdd D Vdd Vdd PCH W=2.5u L=250n MPMOS_3 Vdd C Vdd Vdd PCH W=2.5u L=250n MPMOS_4 Vdd B Vdd Vdd PCH W=2.5u L=250n V2 1 0 PULSE .2 4.8 0N 0N 0N 5N 10N V3 2 0 PULSE .2 4.8 0N 0N 0N 5N 10N V4 3 0 PULSE .2 4.8 0N 0N 0N 5N 10N V5 4 0 PULSE .2 4.8 0N 0N 0N 5N 10N .measure tran tf trig v(5) val=4.5 fall=1 targ v(5) val=0.5 fall=1 .measure tran tr trig v(5) val=0.5 rise=1 targ v(5) val=4.5 rise=1 .measure tran tpdr trig v(1) val=2.5 rise=1 targ v(5) val=2.5 fall=1 .measure tran tpdf trig v(1) val=2.5 fall=1 targ v(5) val=2.5 rise=1 .measure tpd param=(tpdr+tpdf)/2 .MODEL PCH PMOS LEVEL=1 .MODEL NCH NMOS LEVEL=1 .END 仿真及实验截图打开HSPICE软件，接着利用open打开上面的网表文件，仿真，如下图所示：输入波形，如下图所示：实验心得体会通过本次课程设计，使用了电路设计与仿真软件HSPICE，并练习用网表文件来描述模拟电路，用MOS器件来设计四位逻辑输入与非门电路，使我对HSPICE软件有一个更深层次的认识。