ARM微处理器编程模型.pptVIP

* * 第3章 ARM体系结构 3.2.1 数据类型 ARM处理器支持下列数据类型： Byte 字节, 8位； Halfword 半字, 16位（半字必须与2字节边界对准）； Word 字,32 位（字必须与4字节边界对准）。 存储器模式 大端模式 字数据的高位字节存储在低地址中 字数据的低字节则存放在高地址中 小端模式 低地址中存放字数据的低字节 高地址中存放字数据的高字节 31 24 23 16 15 8 7 0 字地址 11 10 9 8 8 7 6 5 4 4 3 2 1 0 0 低地址 高地址 31 24 23 16 15 8 7 0 字地址 8 9 10 11 8 4 5 6 7 4 0 1 2 3 0 低地址 高地址 3.2.2 处理器模式 ARM体系结构支持7种处理器模式。 处理器 模 式 说 明 用户 usr 正常程序执行模式 FIQ fiq 支持高速数据传送或通道处理 IRQ irq 用于通用中断处理 管理 svc 操作系统保护模式 中止 abt 实现虚拟存储器和/或存储器保护 未定义 und 支持硬件协处理器的软件仿真 系统 sys 运行特权操作系统任务 处理器模式分类 处理器模式 用户模式 特权模式 异常模式 系统模式 FIQ IRQ 管理 中止 未定义 3.2.3 处理器工作状态 ARM处理器有两种工作状态： ARM： 32位，这种状态下执行字对准的ARM指令； Thumb：16位，这种状态下执行半字对准的Thumb指令。 ARM处理器在两种工作状态之间可以切换。ARM和Thumb之间状态的切换不影响处理器的模式或寄存器的内容。 （1）进入Thumb状态。当操作数寄存器的状态位（位[0]）为1时，执行BX指令进入Thumb状态。如果处理器在Thumb状态进入异常，则当异常处理(IRQ﹑FIQ﹑Undef﹑Abort和 SWI)返回时，自动转换到Thumb状态。 （2）进入ARM状态。当操作数寄存器的状态位（位[0]）为0时，执行BX指令进入ARM状态。处理器进行异常处理(IRQ﹑FIQ﹑Reset﹑Undef﹑ Abort和SWI)。在此情况下，把PC放入异常模式链接寄存器中。从异常向量地址开始执行也可以进入ARM状态。 例： 从ARM状态切换到Thumb状态： LDR R0,=Label+1 BX R0 从Thumb状态切换到ARM状态： LDR R0,=Label BX R0 通过BX指令(分支和交换指令）在ARM状态和Thumb状态之间切换 3.2.4 寄存器组织 ARM处理器总共有37个寄存器： 31个通用寄存器，包括程序计数器（PC）。这些寄存器是32位的。 6个状态寄存器。这些寄存器也是32位的，但只使用了其中的12位。 通用寄存器 通用寄存器（R0~R15）可分成3类： 不分组寄存器R0~R7: 在所有的处理器模式下，它们每一个都访问一样的32位物理寄存器。 分组寄存器R8~R14: 它们每一个访问的物理寄存器取决于当前的处理器模式。每种处理器模式有专用的分组寄存器用于快速异常处理。寄存器R13通常用作堆栈指针，称作SP。 寄存器R14用作子程序链接寄存器，也称为链接寄存器LR。 寄存器R8~R12各有两组物理寄存器。一组为FIQ模式，另一组为除FIQ以外的其它模式。 寄存器R13、R14各有6个分组的物理寄存器。1个用于用户模式和系统模式，而其它5个分别用于5种异常模式。 程序计数器R15: 在ARM状态，位[1:0]为０，位[31:2] 保存PC 在Thumb状态，位[0]为0，位[31:1]保存 PC。 程序状态寄存器 在所有处理器模式下都可以访问当前程序状态寄存器CPSR（Current Program Status Register）。CPSR包含条件码标志、中断禁止位、当前处理器模式以及其它状态和控制信息。每种异常模式都有一个程序状态保存寄存器SPSR（Saved Program Status Register）。当异常出现时，SPSR用于保留CPSR的状态。 CPSR和SPSR格式如下： 程序状态寄存器 条件码标志 N、Z、C、V（Negative、Zero、Carry、oVerflow）位称作条件码标志（Condition Code Flags）。通常条件码标志通过执行下述指令进行修改，即 比较指令（CMN、CMP、TEQ、TST）； 一些算术运算、逻辑