第4章(1) 存储器子系统(1).ppt

每一层存储器的用途 辅助存储器：存放不活动的程序和数据 主存储器：存放运行中的程序和数据 高速缓存：存放CPU最近使用的程序和数据 CPU寄存器：正在执行的指令和数据 高速缓存cache 背景：Cache的出现是基于两种因素 是由于CPU的速度和性能提高很快而主存速度较低且价格高 程序执行的局部性特点 分类：一种特殊的存储器（高速），其中复制了频繁使用的数据以利于快速访问 ，解决主存的访问速度低于微处理器速度的问题，分为：指令cache和数据cache 作用：位于提出请求机构（CPU）和响应这个请求的机构之间（主存），在CPU和主存之间起居中协调作用 cache相关概念 访问局部性 访问的引用局部性：是CPU会访问最近访问过的数据和指令 访问的时间局部性：访问一个元素之后，很可能在不久的将来再次访问该数据 命中率：利用CPU产生的有效地址可直接在存储体系的高层访问到所需信息的概率,是衡量存储体系把握数据访问局部性的重要性能参数 失效率：利用CPU产生的有效地址不能直接在存储体系的高层访问到所需信息的概率 Cache和主存之间的数据交换 cache工作过程 CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。一个块由若干定长字组成的。当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在 cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。 虚拟内存 虚拟内存出现背景 一个程序要被执行，需要将它全部放入内存中，cpu才能访问到 ，如果程序容量大于物理内存容量则不能执行 内存访问控制 方法 使用辅助存储器(容量大)作为虚拟内存 达到目标 增大物理内存容量，并自动完成执行程序段的调度 技术支持 硬件支持：MMU 操作系统支持：程序段调度并更新地址映射表 需求驱动的页面调度 一个页面只有在其需要被访问时才从磁盘调入到内存 内存层次结构中的MMU P19 几个概念 有效地址: 有效地址EA是个无符号数，表示操作数所在单元到段首距离即逻辑地址的偏移地址 逻辑地址:在有地址变换功能的计算机中,访内指令给出的地址 (操作数) 叫逻辑地址,也叫相对地址。要经过寻址方式的计算或变换才得到内存储器中的物理地址 虚拟地址: 虚拟地址空间中的地址，程序中使用的都是虚拟地址。 物理地址:（Physical Address）也叫实际地址或绝对地址，是出现在CPU外部地址总线上的寻址物理内存的地址信号，是地址变换的最终结果。用于内存芯片级的单元寻址，与处理器和CPU连接的地址总线相对应。 操作系统的存储管理 1. 主存分为两个部分 一部分分配给操作系统使用 当前正在执行的程序 当前正在执行的程序由操作系统动态的执行，称为“存储管理” MMU：存储管理单元 虚拟存储技术的主要优点 简化寻址方式 高效使用内存 访问控制 提问：1.访问的是存储器还是I/O;2.Y0-Y7的地址范围 线译码方式 需较多选择线，且同样存在地址重叠，且模块地址不连续。 A19 ~ A13 A12 ~ A0 地址空间(范围) ① XXXXXX0 1111111111111~0000000000000 ？ ② XXXXX1X 1111111111111~0000000000000 ？ ③ XXXX0XX 1111111111111~0000000000000 ？ …… ⑦ 1XXXXXX 1111111111111~0000000000000 ？ 思考：试写出各芯片占用的地址空间。 * 74LS138 3-8译码器 218H A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 0 0 1 0 A3 A4 A5 +5V A6 A7 A8 A9 AEN IOR IOW 端口译码电路 练习: 分析图中74LS138各输出端的译码地址范围 三种译码方式的比较 全译码 系统所有地址线全部都应该参与译码： 低段地址线应直接接在模块上，寻址模块内单元； 中段地址线译码后产生片选信号区分不同模块； 高段地址线可用作片选信号有效的使能控制； 部分译码 高段地址信号不参与译码，会造成地址空间的重叠及不连续。 线译码 电路结构简单，但系统必须保证参与片选的地址线不能同时为有效电平； 同部分译码法一样，因为有地址