《通信工程应用技术设计》课程设计报告-设计一个具有系统时间设置和带闹钟功能的24小时计时器中的应用.docVIP

课程设计任务书 学生姓名： 戴 聪 专业班级： 通信1003 指导教师： 郭志强 工作单位： 信息工程学院 题目：设计一个具有系统时间设置和带闹钟功能的24小时计时器中的应用 课程设计内容和要求 （1）计时功能：4位LED数字时钟对当前时间的小时和分钟进行显示，显示的最长时间为23小时59分。 （2）设置并显示新的闹钟时间：用户先按“set”键，再用数字键“0”～“9”输入时间，然后按“alarm”键确认。在正常计时显示状态下，用户直接按下“alarm”键，则已设置的闹钟时间显示在显示屏上。 （3）设置新的计时器时间：用户先按“set”键，再用数字键“0”－“9”输入新的时间，然后按“time”键确认。在输入过程中；输入的数字在显示屏上从右到左依次显示。例如，用户要设置新的时间 12：00，则按顺序输入“l”，“2”，“0”，“0”键，与之对应，显示屏上依次显示的信息为：“1”，“12”；“120”，“1200”。如果用户在输入任意几个数字后较长时间内，例如5秒，没有按任何键，则计时器恢复到正常的计时显示状态。 （4）闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声； （5） 开发软件建议用quartus II，有条件的下载到FPGA开发板上进行验证，条件受限的，可以用quartus进行仿真 时间安排 1 根据设计任务，分析电路原理，确定实验方案 2天 2 根据实验条件进行电路的测试，并对结果进行分析 7天 3 撰写课程设计报告 1天 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日 目录 摘要 本设计为一个多功能的数字钟，具有时、分、秒计数显示功能，以24小时循环计数；具有时间调整、闹钟以及整点报时功能。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在quartus II工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。 系统主芯片采用EP2C8Q208C8，由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分、秒的分别显示，由按键输入进行数字钟的调整、闹钟的设置及响铃。 关键词 ：数字钟；硬件描述语言；VHDL；FPGA Abstract The design is a multi-functional digital clock with minutes, seconds count display function to the 24-hour cycle; have time to adjust, alarm and hourly chime function. EDA technology in the design, hardware description language VHDL system logic description means design documents, in quartus II tools software environment, using the top-down design approach, various basic modules work together to build a FPGA-based digital clock. The system main chip EP2C8Q208C8, clock module, control module, timer module, data decoding module, display and timekeeping module. Download the verification procedures designed by compilation and simulation on a programmable logic device, this system can be completed, the stars, and seconds are displayed, adjustment performed by the key input digital clock, alarm settings and ring. Keywords : digital clock; hardwa