Cache在嵌入式处理器中的使用问题.pdfVIP

维普资讯 lll_l 0 鬻 菇 Cache在嵌入式处理矗中的使用问题 ■ 西北工业大学 王 艳 吴 旭 光 赵 勋 峰 随着嵌入式计算机应用的发展，嵌入式 CPU 的主频 烧人 目标板后，程序却发生异常中止。通过读存储器的内 不断提高，这就造成了慢速 系统存储器不能匹配高速 容发现，程序不能正常运行在 目标板上，是因为存储器中 CPU处理能力的情况。为了解决这个问题，许多高性能 写入的数据与程序编译生成的数据不一致，总是出现一些 的嵌入式处理器内部集成了高速缓存 Cache。其中，三星 错误字节 。 公司的S3C44BOX内部就集成了8KB空间统一的指令和 经过一段时间的调试发现，只要在程序中禁止Cache 数据 Cache 的使用，存储器中写入的数据将不再发生错误，程序可以 Cache即高速缓冲存储器，是位于CPU与主存之间 正常运行，但速度明显减慢。经过分析，认为问题是 由于 一 种容量较小，但速度很高的存储器。由于 CPU在进行 Cache数据与主存数据的不一致性造成的。 运算时，所需的指令和数据都是从主存中提取的，而 CPU Cache数据与主存数据不一致是指：在采用 Cache的 运算速度要比主存读写速度快得多，这样极其影响整个系 系统中，同样一个数据可能既存在于 Cache中，也存在于 统的性能。采用 Cache技术 ，即在 Cache中存放 CPU常 主存中，两者数据相同则具有一致性 ，数据不相同就叫做 用的指令和数据，然后将这些数据和指令以一定的算法和 不一致性。如果不能保证数据的一致性。那么，后续程序 策略从主存中调入，使 CPU可以不必等待主存数据而保 的运行就要 出现问题 。 持高速操作。这样就满足了嵌入式系统实时、高效的要 2 分析 Cache的一致性问题 求。但Cache的使用也带来了一致性的问题，在应用中应 特别注意 。 要解释 Cache的一致性问题 ，首先要 了解 Cache的工 作模式。Cache的工作模式有两种：写直达模式 (write- 1 Cache一致性问题的发现 through)和写回模式(write—back)。写直达模式是，每当 本项 目的 目标 板 为：处 理 器 采 用 ARM 芯 片 CPU把数据写到Cache中时，Cache控制器会立即把数据 S3C44BOX，存储器采用 2片Flash和 1片 SDRAM，在调 写入主存对应位置。所以，主存随时跟踪Cache的最新版 试的时候输入采用键盘，输出采用显示器，用 RS232串121 本，从而也就不会有主存将新数据丢失这样的问题。此方 实现通信。 法的优点是简单 ，缺点是每次 Cache内容有更新，就要对 在项 目的开发过程 中。经软件仿真调试成功的程序， 主存进行写入操作，这样会造成总线活动频繁。S3CA4BOX 两个单片机能否实现不丢数据的变换，在时问上要留有余 区作为接收数据存放缓冲区。(编者注：波特率变换器的 量；④ 在查询时，要注意握手信号的关系，不要对 同一数 源程序见本刊网站 www．mesnet．com．cn。) 据产生重复读取，以至于数据重复；⑤ 波特率不同时，单 3 结 论 片机可以选用不同的晶振频率。 通过长时间的通信试验和实际应用，设计的波特率变 2．4 实例及源程序