Verilog设计求最大公约数系统.pptVIP

集成电路系统的划分 数据单元 数据单元包含有保存运算数据和运算 结果的数据寄存器，还包括组合逻辑电 路来完成数据运算。数据单元元产生输 出信号， 数据运算状态等信息 控制单元 控制单元要从数据单元得到状态信息， 以决定继续进行哪些数据运算，产生控制信号序列，以决定何时进行何种数据运算。 数据路径设计 数据路径是以一定的拓扑关系互连的若干功能部件。 现在ASIC设计的行为综合工具生成的数据路径都使用同步工作方式，由单相时钟沿触发实现同步 数据路径通用模型 功能部件 功能部件是数据路径中执行由行为描述定义的各种操作的电路单元，这些操作包括； (1)逻辑操作：与、或、异或、非等简单逻辑运算以及如“与或非”等复杂运算等； (2)算术运算：+，- ，*，÷，加l增量等； (3)关系运算：，等； (4)移位运算； (5)复杂运算: 各种专用运算以及函数、过程调用，有时这些部件构成协处理器。 以上的操作将由行为综合器从设计库中挑选元件或综合出专用硬件来实现，每一功能部件均由一定的执行时间、面积和功耗等参数表征。设计空间的探索在很大程度上就是 对不同功能部件的选择。为了提高运算速度，常在数据路径内设置流水线，设计师能够通过合理的编程风格和综合策略决定是否使用流水线结构。在行为级综合的输出代码中，通过在各个具有大致相同执行时间的功能部件之