原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity adda is port(keyc:in std_logic;--the key for choose the kind of display ? ?? ?--bcdout:in std_logic_vector(11 downto 0); ? ?? ?--qa:in std_logic_vector(11 downto 0); ? ?? ?dataoutut std_logic_vector(11 downto 0);--for display ? ?? ?key:in std_logic;--make the rate of the value ? ?? ?datain:in std_logic_vector(7 downto 0);--the data from the AD device ? ?? ?clk:in std_logic;--the clock of the AD-device works 750kHZ ? ?? ?eoc:in std_logic;--the AD ensure out ? ?? ?--lock1ut std_logic;--?? ? ?? ?aleut std_logic;--the ADaddress ensure out ? ?? ?start:out std_logic;--the adsignal of starting ? ?? ?oe:out std_logic;--the out ensure ? ?? ?adda:out std_logic;--the channel of choosing ? ?? ?clkk:in std_logic;--the clock of the DA device works ? ?? ?clk1:in std_logic;--the frequency of moving data ? ?? ?kk:in std_logic;--the key for change the frequency ? ?? ?--data:in std_logic_vector(11 downto 0); ? ?? ?--dd:out std_logic_vector(7 downto 0)); ? ?? ?dd:out std_logic_vector(7 downto 0));--the data for the DA end; architecture art of adda is signal bcdout:std_logic_vector(11 downto 0);--the numerical number from the AD device signal qqa:std_logic_vector(11 downto 0);--the numerical number from the keyboard signal qaa:std_logic_vector(11 downto 0);--the margin signal data:std_logic_vector(11 downto 0);--the numerical number for the DA signal dataa,datab,datac:std_logic_vector(3 downto 0);--the data for the arithmetic signal dta,dtb,dtc:std_logic_vector(3 downto 0);--like the above signal wk:std_logic;--the clock of the arithmetic signal qa,qb,qc:std_logic_vector(3 downto 0);--the data for one of the display --signal da,db,dc:std_logic_vector(3 downto 0);--da is the highest bit b the middle the c the last one --signal dda,ddb,ddc:std_logic_vector(3 downto 0); --signal qqa:std_logic_vector(11 downto 0);--the count for sub --signal state:std_logic_vector(1 downto 0);--
文档评论（0）