Cell处理器技术初探.docVIP

您现在的位置：cs-ck个人主页硬件文章Cell 是由 IBM、SonySCE（Sony Computer Entertainment Inc. 索尼电脑娱乐公司与东芝 家厂商自 2001 年起共同研发的新一代高效能微处理器，尽管近四年的该设计技术细节方面高度保密，日前举行的2005年国际固态电路会议(ISSCC)所发布的5篇论文摘要及专利文档披露了部分细节◆ 64位元处理器 ◆ 多核心设计 ◆ 采用 90SOI“绝缘硅制程◆ 灵活的并行和分布式计算结构◆ 支持网格运算 ◆ 可同时执行多个作业系统◆ 大幅的输出传输宽◆ 是以 IBM 所研发的 64 位元 Power 微处理器结合个独立的浮点数运算单元所构成的多核心处理器9个CPU内核一个Power架构RISC型64位CPU内核“PPE”和8个浮点处理用的32位8路SIMD型CPU内核“”（Synergistic Processing Element）。Power微不过Cell本身的结构是极具变通性的，可以根据具体需求增加协处理器内核。FlexIO将在下文介绍。 Cell的基本构成单元PPE可同时执行2个线程的SMT架构配备KB的指令缓存和数据缓存以及512KB的二级缓存。SPE可同时执行2条指令超标量配备有128位×128个的通用寄存器。1个SPE的最大单精度浮点运算速度为32GFLOPS。8个SPE合计为256GFLOPS。Tom Halfhill工程师分析认为，在芯片设计方面，虽即将推出双核心芯片，但Cell已这方面早就走在英特尔之前。目前多核心芯片通行的做法是将单一的计算任务分配成几个处理单元进行，而处理单元“软件内核”可执行完全独立的任务Cell处理器将集成有2.34亿个晶体管，大小为221平方毫米，采用90纳米SOI制程Cell处理器，右侧为Cell背面，封装的引脚数为1236。各SPE分别在独立的地址空间中运行。因此，每个SPE备有256KB的名为“Local Store”的内存。由于Local Store，所以不进行SMP的缓存性（ache Coherency）控制。连接各内核的片上总线（OnChip Bus）采用环形。最大数据传输高达192GB/。Cell的多核技术使得线程分配、资源管理等方面的程序模式具有了多种多样的发展可能性。Cell的主性能处理内核可以处理双线程，其余每个协处理器可以处理一个线程，这样Cell处理器总共就可以同时处理10个线程，怎样最佳应用处理器资源是今后软件工程师的一个重要研究课题。Cell结构根本上依赖两大概念：“pulet” ，由数据对象及必需的执行代码组成的包(bundle)；及“处理元素(processing element)”能在任何时间执行pulet的控制及流处理资源分层包(bundle)。Apulet在系统的处理元素中完全便携，因此任务能通过将一个等待pulet赋给一个可用的处理元素来动态执行。通过添加处理元素可实现扩展。而在最高层级，这种架构看上去一个单元池(pool of Cells)。系统中的所有单元都是一个明显的同位体(peer)。根据谈及Cell设计的其中一篇论文透露，单一芯片执行单一的处理元素。《福布斯》杂志信息技术的下一波大浪潮将在2004～2005年度出现，并造就2005～2020年十五年的黄金时代。到2020年，由此产生的互联网将成长为一个20万亿美元产值的大工业。这一波的本质特征，就是万维网World Wide Web）升华为网格Great Global Grid）。网格算是伴随着互联网而迅速发展起来的，专门针对复杂科学计算的新型计算模式。分散在不同地理位置的组织成一个虚拟超级计算，其中每一台参与的计算机就是一个网格零件还可以在网络中漫游，可以执行类似于网格计算的功能，可以借用网络中闲置的其它平台的计算资源。独具匠心的架构可以使网格计算无所不在，如果在网络中连入几台这样的平台，整个网络都可以执行同一项任务。下一波浪潮的主线在2005年2月8日于美国旧金山举行的ISSCC 2005上公司提前在会场的宾馆内举行了一次记者招待会，并进行了4GHz运行制程运算速度是一款处理器最有价值的技术数据，Cell的额定运算速度为每秒 2500 亿次浮点数运算（256GFLOPS），PS2游戏主机采用了EE（Emotion Engine）处理器（速度为6.2GFLOPS）Cell的速度是EE的40倍以上，甚至单颗Cell处理器的运算速度，就足与跟90年代中期最强悍的超级电脑相比较，或说是目前Nvidia最强的3D显示芯片的6倍。图为EE处理器。 用Cell搭建的电脑工作站试作机已进入实际运转阶段，这也是 Cell 处理器首次的实际应用根据测试，该工作站可在 1 个机柜所使用的处理器芯片）规模下，达成每秒 16兆次的浮点