毕业设计（论文）-基于FPGA IP核的函数信号发生器的设计.docVIP

本科生毕业论文（设计） 题　　目 基于FPGA IP核的信号发生器的设计 姓　　名 学号 院　　系 物理工程学院 专　　业 通信工程 指导教师 周子立 职称 副教授 2011年 5月 11日 曲阜师范大学教务处制  目录 摘要 1 关键词 1 Abstract 1 Key words 1 第一章 绪论 1 1.1课题背景 1 1.1.1 FPGA技术的发展历史和动向 1 1.1.2直接数字频率合成技术 2 1.2课题意义 2 1.3 课题内容及论文内容安排 3 第二章 DDS的基本原理及实现 3 2.1 DDS的基本原理 3 2.2 DDS的实现方法 4 第三章 信号发生器的FPGA实现 6 3.1 现场可编程门阵列（FPGA)的简介 6 3.2 Xilinx ise 10.1 开发基本步骤 7 3.3 信号发生器的FPGA 实现 8 3.3.1 正弦信号的实现 8 3.3.2 方波的实现 9 3.3.3 三角波的实现 11 第四章 系统硬件设计 12 4.1 系统硬件总体框图 12 4.2 Spartan 3E开发板 12 4.3 AD/DA转换模块 14 4.4 键盘控制模块 16 第五章 系统的调试与性能测试 17 5.1 FPGA的仿真与验证 17 5.2 系统的误差分析 18 第六章 结论语 19 致谢 19 参考文献 19 基于FPGA?IP核的函数信号发生器的设计 通信工程专业学生 指导教师 摘要：在现代电子测量技术的研究及应用领域中，常常需要用到多种不同频率的信号, 如正弦波、三角波和方波等， 因此多波形信号发生器的应用十分广泛。近年来，以数字技术为基础的波形发生器得到了飞速的发展,性能指标都达到了一个新的水平。现场可编程门阵列（FPGA）器件具有容量大、运算速度快、现场可编程等优点，使得许多复杂的电路有了新的实现途径, 越来越被广泛地应用到实际系统中。 本文提出了一种基于Xilinx FPGA IP CORE设计方法，直接调用已封装好的DDS core、Comparators core、ROM core产生所需的波形，无需编写其程序代码，只需熟悉CORE的接口定义和操作方法，然后利用Verilog HDL编写键盘控制程序实现对信号频率、方波占空比的控制。实际应用表明，该方法能够大大提高设计效率，可以实现信号频率程序控制，输出信号具有失真度低、稳定度好、分辨率高等优点。 关键词：FPGA，IP CORE; Verilog HDL，直接数字式频率合成，信号发生器 The Design Of Signal Generator Based On FPGA IP Core Tutor Liu Guangfeng Abstract:In the field of technology of modern electronic measurement research and application, many kinds of different frequency signals often need to be used, such as sine wave, triangle wave and square-wave, So multi-waveform signal generator is widely used. In recent years, digital technology-based waveform generator whose performance indicators have reached a new level has been rapid development. FPGA which has obvious advantages of large capacity, computing speed, field programmable, etc. make a new way of realizing of many complex circuit, more and more widely applied to actual system. A new design method b