VHDL课程设计实验报告-多功能数字万年历.docVIP

VHDL课程设计实验报告-多功能数字万年历.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
VHDL 课程设计 实验报告 多功能数字万年历 班级:2010电科 姓名:陈文凯 学号:201030272058 目录 VHDL 课程设计 实验报告 1 多功能数字万年历 2 基本要求:采用VHDL硬件描述语言或者电路图描述的方式完成设计。 2 发挥要求: 2 一,设计思路 3 二、程序调试 3 三.程序分析 3 四,实验总结 3 多功能数字万年历 基本要求:采用VHDL硬件描述语言或者电路图描述的方式完成设计。 设计一个万年历系统,可现实从秒到年的计数功能; 由于开仅具备四位数码管,因此需要进行功能切换,即利用开发板上的一个按键完成小时/分钟、月/日、年等三种显示的切换。 秒计数采用开发板上独立的LED以秒闪进行显示; 同时切换设置模式与显示模式(一个按键完成切换),完成每个显示的增减设置(两个按键实现增减)。 说明:基本要求不需要提供闰月识别功能。 发挥要求: 提供整点时间报警功能; 提供闹钟功能; 提供闰月检测功能; 以7个独立的LED显示星期。 一,设计思路 将要求分为三个大模块 原理图如下: 大致的原理图如下,这个图是从百度文库上找到一个类似的图,按照自己的程序修改的,闹钟和星期功能在控制模块内,控制模块和显示模块共享一个vhd文件。 1.分频器模块 计数分频器模块,秒分频器模块,分频器模块,时频器模块,日频器模块,月频器模块,年频器模块。将原始输入时钟(50mHZ)转化为对应的电子时钟。 2.设置模块 设置模块包括:按键消抖模块,控制模块,其中控制模块在显示模块内,而分,时,日,月,年的增减在对应的分频器内进行。 3.显示与控制模块显示模块通过扫描显示的方法通过数码管显示年月日分,秒表,闹钟等。闹钟以及设置的控制也在显示与控制模块内。 显示用状态机,用按键key0来控制界面,一共五个界面,分别是时钟显示,月日显示,年显示,秒表显示,闹钟显示。用key1来选择要设置的项目,只允许在当前显示界面内设置,按key1可以切换两个变量的设置,比如在时钟显示界面就用key1来切换 设置时还是分。将设置的结果输入到相应模块进行设置。 4.总的RTL图如下 二、程序调试 1.测试十四个警告, 2,按键消抖状态机 利用状态机,使得不仅具有消抖功能,而且一次按下只会输出一个时钟周期。 3.分进位测试成功 时进位测试成功 4.按键设置时钟测试成功 三.程序分析 一,计数模块 将50mHZ的时钟,分频为1000HZ,以便进行控制,和秒表功能 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY count IS PORT(clk :IN STD_LOGIC; co:OUT STD_LOGIC); END count; ARCHITECTURE behav OF count IS signal count1 : integer range 0 to 2 ; BEGIN PROCESS(clk) BEGIN IF rising_edge(clk) THEN count1=count1+1; if count1=49999 then count1=0;co=1; else co=0; end if; end if; end process; end behav; 二,秒分频模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY second IS PORT(clk :IN STD_LOGIC; sec :OUT integer range 0 to 59; miao:out std_logic; co:OUT STD_LOGIC); END second; ARCHITECTURE behav OF second IS signal sect : integer range 0 to 59; signal temp : integer range 0 to 1000; BEGIN process(clk) begin IF rising_edge(clk) THEN if temp=1000 then temp=0; if sect=59 then

您可能关注的文档

文档评论(0)

***** + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档