一种RS码编译码器的FPGA实现方法.pdfVIP

协议 ·算法及仿真 2009年第 22 卷第 12期 E lectron ic Sci Tech/D ec15, 2009 一种 R S码编译码器的 FPGA 实现方法 刘大力 , 孙文方 (西安电子科技大学 电子工程学院 , 陕西 西安 　7 10071) 摘 　要 　介绍了 R S[ 255, 223 ]编译码器的 FPGA 设计和基于线形反馈移位寄存器的编码器设计 , 以及由伴随式计 算 、关键方程求解 、钱氏搜索 、Forney算法等功能模块组成的译码器 。为了实现简单高效的译码器 , 给出了一种改进 的 BM 算法 , 该算法避免了求逆运算 , 提高了译码器处理速度及其硬件可实现性 , 并给出了仿真时序图。 关键词 　R S编译码 ; 改进的 BM 算法 ; FPGA ; VHDL 语言 中图分类号 　TN 9193　　文献标识码 　A 　　文章编号 　1007 - 7820 (2009) 12 - 088 - 03 FPGA ba sed Rea liza tion of a RS Encoder and D ecoder L iu D ali, Sun W enfang ( School of Electron ic Engineering, X idian Un iversity, X i’an 7 1007 1, Ch ina) Ab stract　Th is p ap er p re sents the de sign of R S [ 255 , 223 ] encoder and decoder u sing an FPGA device, the encoder ba sed on linear feedback sh ifting register, and the decoder con sisting of functional b lock s such a s cal cu lating the syndrom e s, solving the key equation , Ch ien search ing and Forney algorithm. To de sign a simp ler and more efficient decoder, an imp roved BM algorithm is given wh ich involve s no inversion op eration thu s imp roving the p roce ssing sp eed and the hardware realizab ility of R S decoder. The re su lt of simu lation is shown at the end of the p ap er. Keywords　R S encoder and decoder; imp roving BM algorithm ; FPGA ; VHDL 　　R S码是一种有较强纠错能力的多进制 BCH 码 ,