数字控制可编程延时单元设计技术研究.pdfVIP

142 微电子学与计算机 2007年第 24卷第 8期 数字控制可编程延时单元设计技术研究 张彦龙，储 鹏，文治平，于立新 (北京微电子技术研究所，北京 100076) 摘 要 ：提 出一种数字控制可编程延时单元(DigitallyControHHedProgrammedDelayElement，DCPDE)结构，对数字 控制字可编程延时单元(DCPDE)进行 了理论分析和设计方法研究。采用二进制编码控制 的电流镜为延时单元提 供充、放 电电流 ，实现 了信号的上升、下降沿等量延时，本单元可嵌入全数字控制 的延时锁定环设计中，能够实现 50％占空比420ps～920ps的双沿延时 关键词 ：CMOS电路 ；延时电路 ；延时锁定环 ；延 时单元 ；双沿延 时 中图分类号 ：TN4 文献标识码 ：A 文章编号 ：1000—7180(2007)08—0142—03 DesignandAnalysisofaDigitallyControlled ProgrammableDelayElement ZHANG Yan—long，CHU Peng，WEN Zhi—ping，YULi—xin (BeijingMicroelectronicTechnologyInstitute，Beijing100076，China) Abstract：ThispaperproposesaDigitallyControlledProrgammableDelayElement(DCPDE)architecture，anddevelops theprincipleanalysisanddesignprocedure．ThedelayoftheDCPDE changesmonotonicallywiht respecttothedigital inputvector．In htearchitecture，acurrentmirrorcontrolledbybinarydistal inputvectorsupplieshtechargeanddis— chargecurrentfortheDCPDE，obtainingequal delayatboht risingandfallingedgeofinputsigna1．Th eDCPDE canbe embeddedinAllDistalDelayLockedloop (ADDLL)，providing50percentdutycyclenad420ps一920psdelaytimefor both~lges． Keywords：CMOSintergatedcircuits；delaycircuit；delaylockedloop(DLL)；delayelement；doubleedges 1 引言 2 数字控制可编程延时单元 (DCPDE) 延时单元(DelavE1ement)广泛应用于现代超大 2．1 DCPDE结构 规模集成 电路 (VLSI)设计 中．如延时锁定环 如图1所示 ．电路的主体部分是由M1l~M14 (DLLs)、相位锁定环 (PLLs)和数字控制振荡器 组成 的缓冲器 ．缓冲器的充 、放 电电流受到上下两 (DCOs)等 电路 ．其延时精度直接决定了相应功能模 个数字控制 的电流源控制 ．当晶体管M5常开时．通 块 电路的性能[1．习 同时随着数字VLSI电路应用的 过开启 M1～M4来调整流过缓冲器 的电流 ．实现延 扩大．要求延时单元必须可嵌入超大规模集成电路 时变化 的设计中．也就是要求延时单元可以通过数字信号 2．2 DCPDE理论分析 控制 3[ 文 中提出的数字控制可编程延时单元 在深亚微