基于CPLD的智能数字电压表设计开题报告(宋由欢).docVIP

毕业设计(论文)开题报告 题目： 基于CPLD的智能数字电压表设计 课 题 类 别： 设计 √ 论文　□ 学 生 姓 名：宋由欢 学 号：200884250229 班 级：电信0802 专业（全称）：电子信息工程 指 导 教 师：刘 桥 2011年 3 月 本课题设计（研究）的目的： 锻炼对系统设计的认识，提高了对整个系统设计的全面把握能力 将所学的零散知识进行整体的连系与整合，提高的自身自己知识综合应用的能力 本次毕业设计，是要对系统进行独立的设计和制作，大大提高了自己对书本知识进 行实际的转化的能力 本次毕业设计，是运用CPLD为核心进行设计，更加熟练掌握了运用VHDL语言的编程能力。由于是实物设计，使更加熟练的掌握了电路设计和PCB设计软件和设计思想的。 本次毕业设计使自己更加容易的适应未来自己的工作起到了很强的过渡作用，使自己的能力更快的在企业得到展现与发展。 设计（研究）现状和发展趋势（文献综述）： 研究现状： EDA技术的现状 电子设计技术的核心就是EDA技术，EDA是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作，即IC设计、电子电路设计和PCB设计。EDA技术已有30年的发展历程，大致可分为三个阶段。70年代为计算机辅助设计（CAD）阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工操作。80年代为计算机辅助工程（CAE）阶段。与CAD相比，CAE除了有纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。CAE的主要功能是：原理图输人，逻辑仿真，电路分析，自动布局布线，PCB后分析。90年代为电子系统设计自动化（EDA）阶段。 随着电子技术的发展，当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展，推动该潮流迅猛发展的引擎就是日趋进步和完善的ASIC设计技术。目前数字系统的设计可以直接面向用户要求，根据系统的行为和功能要求自上而下逐层完成相应的描述、综合、优化、仿真与验证，直到生成器件。上述设计过程除了系统行为和功能描述以外，其余所有的设计过程几乎都可以用计算机自动的完成，也就是说作到了电子设计自动化（EDA）。电子设计自动化（EDA）的关键技术之一是要求用形式化方法来描述数字系统的硬件电路，即要用所谓硬件描述语言来描述硬件电路。所以硬件描述语言及相关的仿真、综合等技术的研究是当今电子设计自动化和测量仪器仪表领域的一个重要课题。 可编程逻辑器件研究现状 ASIC设计。现代电子产品的复杂度日益提高，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题。解决这一问题的有效方法就是采用ASIC芯片进行设计。ASIC按照设计方法的不同可分为全定制ASIC、半定制ASC和可纪程ASIC（也称为可编程逻辑器件）。? 设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由m厂家去进行格模制造，做出产品。这种设计方法的优点是芯片可以获得最优的性能，即面积利用率高、速度快、功耗低，而缺点是开发周期长，费用高，只适合大批量产品开发。? 半定制ASIC芯片的版图设计方法分为门阵列设计法和标准单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。? 可编程逻辑芯片与上述掩模ASIC的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片，无须IC厂家的参与，大大缩短了开发周期。? 可编程逻辑器件自70年代以来，经历了PAL、GALGPLD、FPGA几个发展阶段，其中CPLD／FPGA高密度可编程逻辑器件，目前集成度已高达 200万门／片，它将格模ASC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易地转由掩模ASIC实现，因此开发风险也大为降低。? 上述ASIC芯片，尤其是CPLD／FPGA器件，已成为现代高层次电子设计方法的实现载体。 硬件描述语言VHDL语言的现状 硬件描述语言（HDL）是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。例如一个32位的加法器，利用图形输入软件需要输人500至1000个门，而利用VHDL语言只需要书写一行“A＝B＋C”即可。而且 VHDL语言可读性强，易于修改和发现错误。早期的硬件描述语言，如ABEL、H