电子科大课件VHDL-7.pptVIP

VHDL硬件描述语言 Very high speed integration circuits HDL 起源： 1985年，美国国防部提出计划； 1987年成为IEEE1076标准； 1993年进一步修订完善； 是目前标准化程度最高，适应性最广的HDL语言； VHDL硬件描述语言 Very high speed integration circuits HDL 特点： 全方位硬件描述—从系统到电路 多种描述方式—适应层次化设计 数据类型丰富，语法严格清晰 串行和并行通用，物理过程清楚 与工艺结构无关，可用于各类EDA工具 VHDL描述形式 硬件电路模型： 电路模块，具有外部接口和内部结构 VHDL：用于描述硬件的结构性程序，采用文本文件编写；用程序模块表达硬件模块：设定外部端口，设计内部结构。 VHDL的程序结构 VHDL程序由模块构成，每个模块对应于一个电路块； 模块由三部分组成： 库和包 library（设计资源） 实体 entity （外部端口） 构造体 architecture（内部结构） VHDL的程序示例 library ieee; use ieee.std_logic_1164.all; ? entity inhibit is port ( x,y: in std_logic ; z: out std_logic); en