集成电路分析与设计_1.pptVIP

集成电路分析与设计 第一章 集成电路基本制造工艺 本章概要 双极工艺流程 CMOS工艺流程 CMOS先进工艺 BiCMOS工艺流程 无源器件 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.1 双极工艺流程 1.2 CMOS工艺流程 1.2 CMOS工艺流程 1.2 CMOS工艺流程 1.2 CMOS工艺流程 1.2 CMOS工艺流程 1.2 CMOS工艺流程 1.3 CMOS先进工艺 1.3 CMOS先进工艺 1.3 CMOS先进工艺 1.3 CMOS先进工艺 1.3 CMOS先进工艺 1.3 CMOS先进工艺 1.3 CMOS先进工艺 1.3 CMOS先进工艺 1.3 CMOS先进工艺 1.3 CMOS先进工艺 1.4 BiCMOS工艺简介 1.4 BiCMOS工艺简介 1.4 BiCMOS工艺简介 1.4 BiCMOS工艺简介 1.4 BiCMOS工艺简介 1.4 BiCMOS工艺简介 1.4 BiCMOS工艺简介 1.4 BiCMOS工艺简介 1.4 BiCMOS工艺简介 1.4 BiCMOS工艺简介 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 1.5 无源器件 铜互连:与硅的接触 实现铜与硅的互连：利用Ta、Ti、TiSi2、TiN、TaN、TaNx等金属形成薄过渡层，以阻挡铜扩入硅中，改善与硅的粘附性。 双大马士革镶嵌工艺 硅化物 硅化钛薄层：改善多晶硅及硅与互连金属的接触 绝缘体上硅 优点：减少了寄生效应，具有较好的晶体管导通-截止特性，同样尺寸下性能比硅改善22% 缺点：SOI衬底的制备成本高 三维集成电路 优势： 集成密度 连线 延时 不同电压、性能、衬底材料要求的器件可以制作在不同的层次 问题 工艺如何实现 如何散热 如何确保成品率 工艺分类 BiCMOS工艺技术大致可以分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。 一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。 P阱CMOS工艺为基础的BiCMOS工艺（1） 以P阱CMOS工艺为基础是指在标准的CMOS工艺流程中直接构造双极晶体管，或者通过添加少量的工艺步骤实现所需的双极晶体管结构。 通过标准P阱CMOS工艺实现的NPN晶体管的剖面结构示意图。 P阱CMOS工艺为基础的BiCMOS工艺（2） 这种结构的缺点是： （1）由于NPN晶体管的基区在P阱中，所以基 区的厚度太大，使得电流增益变小 （2）集电极的串联电阻很大，影响器件性能 （3）NPN管和PMOS管共衬底，使得NPN管只 能接固定电位，从而限制了NPN管的使用 N阱CMOS工艺为基础的BiCMOS工艺（1） N阱CMOS-NPN体硅衬底结构剖面图 N阱CMOS工艺为基础的BiCMOS工艺（2） N阱CMOS工艺为基础的BiCMOS工艺与以P阱CMOS工艺为基础的BiCMOS工艺相比，优点有： （1）工艺中添加了基区掺杂的工艺步骤，这样就形成了较薄的基区，提高了NPN晶体管的性能 （2）制作NPN管的N阱将NPN管与衬底自然隔开，这样就使得NPN晶体管的各极均可以根据需要进行电路连接，增加了NPN晶体管应用的灵活性。 N阱CMOS工艺为基础的BiCMOS工艺（3） 缺点有： NPN管的集电极串联电阻还是太大，影响双极器件的驱动能力。如果以P+-Si为衬底，并在N阱下设置N+隐埋层，然后进行P型外延，可使NPN管的集电极串联电阻减小5?6倍，还可以使CMOS器件的抗闩锁性能大大提高 双极工艺为基础的BiCMOS工艺（1） （1）以CMOS工艺为基础的BiCMOS工艺中，影响BiCMOS电路性能的主要是双极型器件。显然，若以双极工艺为基础，对提高双极型器件的性能是有利的 （2）这种结构克服了以P阱CMOS工艺为基础的BiCMOS结构的缺点，而且还可以用此工艺获得对高压、大电流很有用的纵向PNP管和L