256MHz采样71dB动态范围连续时间ΣΔADC设计.pdfVIP

2015年 2月 西安电子科技大学学报 (自然科学版) Feb．2015 第 42卷 第 1期 JOURNAL OF XID IAN UNIVERSITY Vo1．42 NO．1 doi：10．3969／j．issn．1001—2400．2015．O1．002 256MHz采样 71dB动态范围连续时间∑△ADC设计 杨银 堂 ，袁 俊 ，张钊锋 (1．西安 电子科技大学 宽禁带半导体材料与器件教育部重点实验室，陕西 西安 710071； 2．中国科学院上海高等研 究院 信息科学与技术研 究部 ，上海 201203) 摘要 ：宽带连续时间∑△型数模转换器大量用于无线通信领域．设计 了采用三阶4bit连续时间调制器架 构．为降低时钟抖动的影响，采用不归零数模转换器反馈脉冲 ，通过引入半个时钟周期延时来改善环路异 步问题 ，以补偿环路延 时对性能的影响．还从电路、算法和版 图方面来 降低反馈数模转换器失配 的影响．由 于米勒补偿增加 了电容而增大功耗，因此这里采用前馈补偿技术 ，设计 了一款低功耗、高速 的运算放大器． 最后基于0．13m工艺，在256MHz采样频率、1．2V电源 电压下，在 8MHz带宽内信噪失真 比达到62．5dB 和 71dB动态范围，功耗为 15mW ． 关键词 ：模数转换器 ；连续时间；∑△型数模转换器 中图分类号 ：TN4 文献标识码 ：A 文章编号 ：1001—2400(2015)Ol一001006 Continuoustime∑AADC designwith 256M Hzsampling and71dB DR YANG Yintang ，YUAN Jun ，ZHANGZhaofeng。 (1．M inistry ofEducation Key Lab．ofW ide Band—Gap SemiconductorMaterials and Devices， Xidian Univ．，Xi’an 710071，China；2．ShanghaiAdvancedResearch Institute，ChineseAcademyofSciences， Shanghai 201203，China) Abstract： A widebandwidthcontinuoustime∑△ADC iSwidelyusedinthewirelesscommunicationfield． A EAADC withthe3order4bitmodulatorisdesignedwiththe256M Hzsamplingfrequency．Inorderto reducethe clock jitter，the nonreturn—tO—zero (NRZ) DAC feedback pulse isused．And the loop asynchronousproblem isimprovedbyintroducingahalfofclockcycledelay．Alsohow toreducetheeffect oftheDAC mismatchisdiscussed．A low voltage，low power，and high speed operationalamplifieris designedwithfeedforwardcompensationtechnology．Finally，basedonthe0．13／,m technology，theSNDR is62．5dBandDR is71dB witha 1．2V supply． KeyWords： analogtodigita1converter；continuoustime；sigmadeltaanalogtodigitalconverter