第五章 异步时序逻辑电路.ppt

第五章 异步时序逻辑电路 第五章 异步时序逻辑电路 与同步区别：没有公共的时钟信号起同步作用，电路状态的改变都是由输入信号直接引起的。 按输入信号分 电平异步（状态流程表、时间图） 脉冲异步（状态图、状态表） 稳定工作条件： 1.每一时刻只允许一个输入信号发生变化； 2.任意两个输入信号之间必须有足够长的时间间隔，以保证下一输入信号到来之前，前一输入信号引起的电路响应已经结束。 一、脉冲时序逻辑电路的分析 分析步骤： 1.列激励函数、输出函数表达式； 2.作状态真值表； 3.作状态表、状态图； 4.功能说明。 R S Q Q Z x1 x2 y y 1.列激励函数、输出函数 Z = y x1 R = x2y S = x1y 2.列状态真值表 输入 现态 激励函数 输出 x2x1 y R S Z 1 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 1 3.作状态表、状态图 y yn+1/z x1 x2 0 1/0 0/0 1 1/1 0/0 4.功能说明 Qn+1=S+RQn 二、脉冲异步时序逻辑电路的设计 设计步骤： 1.建立原始状态图、状态表； 2.状态化简； 4.确定激励函数、输出函数； 3.状态编码； 5.画逻辑电路图。 例.设计一个脉冲异步时序逻辑电路，该电路有3个输入x1、x2、x3，一个输出z。当电路接收到输入脉冲序列x1-x2-x3时，输出z由0变到1，其后，出现输入脉冲x2时，输出才由1变到0。 举例： x1 x2 x3 z A B C D x1 x3 x2 x1 x2 x1 x2， x3 x2 x3 x1， x3 /0 /1 /0 /0 现态 次态 输出 x1 x2 x3 z A B C D B B B D A A D D A C A A 0 0 0 1 状态编码： C B D A y2 y1 0 1 0 1