【毕业设计、论文】基于FPGA的UART扩展总线设计和应用.pdfVIP

( SOC )2009 25 8-2 PLD CPLD FPGA 应用 《微计算机信息》嵌入式与 年第 卷第 期 文章编号:1008-0570(2009)08-2-0138-03 基于FPGA 的UART 扩展总线设计和应用 The Design and Implementation of UART Expansion Bus base on FPGA ( 中国矿业大学徐州) 林思夏 马海波 姜 薇 LIN Si-xia MA Hai-bo JIANG Wei 摘要 现在嵌入式系统的功能越来越集合化 需要控制大量外设 外设模块普遍采用 作为通信接口 但是通常处理器 : , 。 UART , 都会自带一个 串口 实际应用中一个串口往往不够用 需要对系统进行扩展 本文所介绍的就是以 为实现方式 UART 。 , 。 FPGA 的UART 扩展总线设备的逻辑设计以及相关的驱动程序的设计。 关键词: UART; FPGA; 扩展总线 中图分类号: TP311 文献标识码: B Abstract: Now embedded system need to control the large number of peripherals for its more multipurpose function. Peripherals mod- ule commonly used UART as a communication interface, but a processor usually comes with one UART serial port .Only one UART is not enough in actual application so we need to expand the system. This paper introduced the logic design and driver design of 技UART expansion bus achieved with FPGA. Key words: UART; FPGA; Expansion bus 术 1 引言 2.1 WISHBONE 总线设计 创 WISHBONE 采用主从结构, 也称之为SLAVE/MASTER 结 在嵌入式领域, 由于UART 具有操作简单、工作可靠、抗干 构。主单元MASTER 是发起与从单元SLAVE 之间的数据传输, 新扰强、传输距离远(组成485 网络可以传输1,200 米以上), 设计 MASTER 和SLAVE 通过握手协议来实现可靠通信的。WISH－ 人员普遍认为UART 是从CPU 或微控制器向系统的其他部分 BONE 总线架构提供了四种不同的互联方式:点对点(Point-to- 传输数据的最佳方式,因此它们被大量地应用在工业、通信和家 point)、数据流(Data flow)、共享总线(Shared bus) 和交叉开关