layout布局.docVIP

IC?layout布局经验总结 布局前的准备: 1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.EDA中国门户网站4\YF8i$yE)b[2 Cell名称不能以数字开头.否则无法做DRACULA检查.M7Ke8WZ4`4JZ^0 3 布局前考虑好出PIN的方向和位置0z%V.IS S[0 4 布局前分析电路，完成同一功能的MOS管画在一起;@T8m vle8d0 5 对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横有竖。+l2x!L6SQ d$_f0 6 对pin分类,vdd, vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点.A0AK6oixC0 7 在正确的路径下(一般是进到~/opus)打开icfb.4~6x p8i7E$ec0 8 更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell是在其他的library下,被改错.Wa[4z C I,HB0 9 将不同电位的N井找出来. 布局时注意: 10 更改原理图后一定记得check and save:}Z!w)}nKf2~xT0 11 完成每个cell后要归原点(p5hCMb ly0 12 DEVICE的 个数 是否和原理图一至(有并联的管子时注意)；各DEVICE的尺寸是否和原理图一至。一般在拿到原理图之后，会对布局有大概的规划，先画DEVICE，(DIVECE之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数检验对错。对每个device器件的各端从什么方向,什么位置与其他物体连线 必须 先有考虑(与经验及floorplan的水平有关).EDA中国门户网站R5@^z+dZ13 如果一个cell调用其它cell，被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来，要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来EDA中国门户网站gCJ*}2nB!V0V!SO14 尽量用最上层金属接出PIN。EDA中国门户网站K ex4tp%K15 接出去的线拉到cell边缘,布局时记得留出走线空间..|%BDq%{p}o0 16 金属连线不宜过长；C u:Od8F}QNE0 17 电容一般最后画，在空档处拼凑。/b\2{:dw3K b0 18 小尺寸的mos管孔可以少打一点.EDA中国门户网站4n%T a3jbz
@ F19 LABEL标识元件时不要用y0层，mapfile不认。EDA中国门户网站3}7Wm1V5qj20 管子的沟道上尽量不要走线;M2的影响比M1小.t5c%T5_P*G^0 21 电容上下级板的电压注意要均匀分布；电容的长宽不宜相差过大。可以多个电阻并联.EDA中国门户网站+@ `z G3Q5?9S22 多晶硅栅不能两端都打孔连接金属。EDA中国门户网站9C.W8V [J5GJ\23 栅上的孔最好打在栅的中间位置.lf^)d2J)~d0 24 U形的mos管用整片方形的栅覆盖diff层,不要用layer generation的方法生成U形栅.EDA中国门户网站R p;s1\-Zj
B Du]/XC25 一般打孔最少打两个EDA中国门户网站_@r!O Dc+x26 Contact面积允许的情况下,能打越多越好,尤其是input/output部分,因为电流较大.但如果contact阻值远大于diffusion则不适用.传导线越宽越好,因为可以减少电阻值,但也增加了电容值.EDA中国门户网站
^X!X;N Fq2ReN27 薄氧化层是否有对应的植入层[)mKhX0 28 金属连接孔可以嵌在diffusion的孔中间.7J.g$sCr;G6w0 29 两段金属连接处重叠的地方注意金属线最小宽度sF$o!I8X0 30 连线接头处一定要重叠，画的时候将该区域放大可避免此错误。EDA中国门户网站6XvY)F^dZ%u;J \31 摆放各个小CELL时注意不要挤得太近，没有留出走线空间。最后线只能从DEVICE上跨过去。EDA中国门户网站3@1R3~1} WA;BcQ32 Text2,y0层只是用来做检查或标志用,不用于光刻制造.9s q6L \.`6[0 33 芯片内部的电源线/地线和ESD上的电源线/地线分开接;数模信号的电源线/地线分开。EDA中国门户网站yv K,J+Bz KU|34 Pad的pass窗口的尺寸画成整数90