DSP课件 第八章 AD转换器.pptVIP

8.3 ADC寄存器 Register Bit Descriptions 8.3 Register Bit Descriptions 8.3.2 ADC控制寄存器2 ADC Control Register 2 (ADCTRL2) 8.3.3 最大转换通道数寄存器Maximum Conversion Channels Register (MAXCONV) 8.3.4 自动排序状态寄存器Autosequence Status Register (AUTO_SEQ_SR) 8.3.5 通道选择排序控制寄存器ADC Input Channel Select Sequencing Control Registers (CHSELSEQn) 8.4 A/D转换时钟周期ADC Conversion Clock Cycles Bits 6–0 MAX CONVn.定义在自动转换中最大转换的通道个数 SEQ1使用MAX CONV1_2 – 0. SEQ2使用MAX CONV2_2 – 0 SEQ使用MAX CONV1_3 – 0 Bits 11–8 SEQ CNTR 3 – SEQ CNTR 0 排序器计数状态位 Bits 6–4 SEQ2-State2 – SEQ2-State0 反映SEQ2的指针状态 Bits 3–0 SEQ1-State3 – SEQ1-State0 反映