FIR滤波器的FPGA实现及其仿真研究.pdfVIP

电子发烧友 电子技术论坛 FIR 滤波器的 FPGA 实现及其仿真研究 FIR filter’s simulation and realization on FPGA 赵文兵、杨建宁 (Zhao,Wenbing,Yan,Jianning) （江苏大学电气信息工程学院，江苏 212013 ） 摘要： 本文提出了一种采用现场可编程门阵列器件 FPGA 实现 FIR 字滤波器硬件电路的方案， 该方案基于只读存储器 ROM 查找表的分布式算法。并以一个十六阶低通 FIR 数字滤波电路 在 ALTERA 公司的 CYCLONE 系列 FPGA 芯片上的实现为例说明了设计过程。所设计电路 通过软件验证和硬件仿真，结果表明电路工作正确可靠，满足设计要求，性能优于用 DSP 和传统方法实现的 FIR 滤波器。 关键词：FIR 数字滤波器 FPGA 分布式算法 查表法 中图分类号：TN929.533 文献标识码：B Abstract: This paper discusses a method to design the FIR filter on FPGA, on the basis of distributed arithmetic, by using ROM based LUT. It introduces the designing process in detail by presenting an instance of realizing a 16 tap FIR filter on Altera’s Cyclone FPGA. Simulating experiments, both on software and hardware, also have proved the efficiency of the method compared with common algorithm and DSP filter. Keyword: FPGA ; FIR filter; LUT(look up table) ; DA(distribute arithmetic) 引言： 数字滤波是语音与图像处理、模式识别和谱分析等应用中的一种基本的处理部件, 它可 以满足滤波器对幅度和相位特性的严格要求, 避免模拟滤波器所无法克服的电压漂移、温度 漂移和噪声等问题。有限冲激响应(F IR ) 滤波器可以在设计任意幅频特性的同时, 保证严格 的线性相位特性。同时由于其实现结构主要是非递归的, 因此F IR 滤波器可以稳定工作。 目前F IR 滤波器大致有以下几种实现方法: 1) 使用单片通用数字滤波器集成电路。单片通 用数字滤波器(如 TDC1028) 使用简单方便, 但由于字长和阶数的规格较少, 不易完全满足 实际需要。虽可采用多片扩展来满足, 但会增加体积和功耗, 因而在实际中受到一定限制。 2) 采用 DSP 器件实现。由于有专门的函数可供调用, 因此使用DSP 器件设计 F IR 滤波器 相对较简单, 其应用也最为广泛。其唯一缺点是程序顺序执行, 尽管 DSP 器件性能不断提高, 但在某些实时性要求极高的场合中受到限制。3) 采用可编程逻辑器件实现。随着可编程逻 辑器件的容量和不断增加速度, 实现单片系统集成已经成为可能。利用可编程逻辑器件实现 F IR 滤波器, 由于实现的是硬件并行算法