芯片设计中的功耗估计与优化技术.pdfVIP

…IH巾国集成电路 柑斗 I Chi ■ naIntegratedCircuit 芯片设计中的功耗估计与优化技术 于立波 (电子科技大学 微电子与固体电子学院 成都 611731) 摘要：在芯片设计中，低功耗一直是一个重要的目标，受到封装、供 电、散热的约束，并且最大功耗限制越 来越严格。在本文中，首先讨论了芯片中的功耗来源。接着，阐述了在设计过程初期可以采用的几项可以 降低功耗的技巧。本文提出的方法用于架构设计和前段设计的初期，如功耗估计、低功耗架构优化和时钟 门控等。 关键词：低功耗设计，功耗估计，功耗优化，时钟门控 ThetechniqueofpowerestimationandoptimizationinASIC design YU Li-bo (SchoolofMicroelectronicsandSolid-StateElectronics，UESTC，Chengdu，611731，China) Abstract：Low-powerdesignisanimportantgoalforASICdesign，whereconstraintsonpackaging，powersupplyand heatdissipationcontinuetoaddincreasinglystrictlimitstothemaximum amountofpower．Inthispaper，wediscuss thesourcesofpowerconsumptioninmodemchips．Then，wepresentseveraldesignstrategiesthatcanbeusedearly inthedesing processtoreducepowerconsumption． Ourmethodstargetthearchitecturalandearlyfront—enddesing phases，suchaspower-estimation，architectureoptimizationofrlowpowerandclockgating． keywords：low—power，powerestimation，poweroptimization，gatedclock 1 引言：功耗在芯片设计中的地位 战。 随着工艺的进步，芯片内的电路密度成倍提 长期以来，设计者面临的最大挑战是时序收敛， 高，并且运行在以前数倍的频率之上，而片上连线则 而功耗处于一个次要的地位。近年来，下面的因素使 越来越细，片上供电网络必须将更多的电力以更少 功耗 日益得到设计者的关注： 的连线资源送至每个单元，如果不能做到这一点，芯 1)移动应用的兴起，使功耗的重要性逐渐显 片的稳定性和预定工作频率都将成为问题。IR压降 现。大的功耗意味着更短的电池寿命。 和供 电网络消耗的大量布线资源成为困扰后端设计 2)芯片集成度的提高，使供电系统设计成为挑 者的重要问题，现在这种压力正在一步步传导到前 I，● ^ ，，．-^-^．J^ ：… … 一 端设计者的身上，要求在设计阶段减少需要的电力。 ClockTreePower=CapacitanceXFreq 3)功耗对成本的影响日益显著 XVoltageXInternalPowerFactor 功耗决定了芯片的发热量，封装结构需要及时 其中，电容包含寄存器的电容，驱动单元的电容 把芯片产生的热量传递走，否则温度上升，造成电路 和连线电容三部分。 不能稳定工作。因此，发热量大的芯片需要选择散 3)核心逻辑电路 热良好的封装