wjjs8-1【荐】.pptVIP

第八章 可编程接口芯片及其应用 介绍的主要内容： 1、可编程接口芯片的基本概念 2、可编程并行接口芯片8255A-5 3、可编程间隔定时器8253-5 着重外特性和应用。 8.1 概述 I/O接口基本组成： 1、输入/输出数据锁存器和缓冲器 2、控制命令和状态寄存器 3、地址译码器 4、读写控制逻辑 5、中断控制逻辑 或6、数据格式转换电路 7、联络信号逻辑 基本概念 一、片选CS-（选通CE-） 由CPU地址线上的地址码输入译码器后产生。 有效电平由接口芯片决定。 只有被选中，接口芯片进入电路工作状态，CPU才能通过该接口芯片与对应的I/O设备传送数据。 注：74LS138译码器的输出是低电平。  二、读/写(输入/输出)控制 输入口必备引脚:CE-=0、M/IO-=L、RD-=0（最大方式的IORC-）、DB?输入口；即输入指令：IN AL，口地址。 输出口必备引脚：CE-=0、M/IO-=L、WR-=0、DB→输出口；即输出指令： OUT 口地址，AL。 注：多设备时，通过高位地址译码选通，接口内部寄存器通常由低位地址结合读/写信号实现寻址，例：可读可写各2个，用WR、RD、A0即可。 WR、RD有时用RD/WR-，=1，为读，=0，为写。  三、可编程接口 目前接口芯片大部分是多通道、多功能的。 多通道：可接多个外设； 多功能：多种功能和电路工作状态。 可编程接口芯片：用户可通过计算机指令来选择不同通道和不同电路功能的接口芯片。 控制寄存器：存放控制电路组态的控制字节。 可控制状态：2n（用n位） 四、联络 CPU通过接口芯片同外设交换信息时，必须进行时间的协调。通常采用两个联络信号： STB-——选通信号； RDY——就绪信号 例 输入时：RDY=H，表示接口芯片中输入寄存器已空，可接受外设信息；STB-=L，外设把数据打入输入寄存器，STB-后沿使RDY=L，CPU读入，再使RDY=H。RDY有时用IBF（输入缓冲器满）表示，但有效逻辑相反。 输出时：RDY=H，表示接口中输出寄存器已有数据，外设可取走；STB-=L，表示外设已取走数据，CPU可送新数据，后沿使RDY=L。CPU输出，又使RDY=H。 RDY有时用OBF-（输出缓冲器满）表示，但有效逻辑相反；STB-有时用ACK（响应）表示。  五、接口芯片的引脚 一般有的引脚：如图8-6所示。 8.2 可编程并行接口芯片8255A（PPI） 因CPU并行处理信息，并行通信时不需转换，并行接口只需缓冲器、控制和状态寄存器即可。8255A是一种通用可编程并行I/O接口芯片，可由程序来改变功能，通用性强，使用灵活。通过8255，CPU可直接同外设相连接，是应用最广的并行I/O接口芯片。 8.2.1 8255A的结构和引脚功能 一. 8255A的内部结构 1. 8位数据总线缓冲器：传送数据信息、控制字和状态字。 2. 三个8位端口 由缓冲器或锁存器组成，可独立寻址。 PA、PB口：输入/输出数据端口 PC口：控制或状态端口，分成高、低4位，分别与口A和口B配合使用。  3. A组和B组的控制电路 接收来自数据总线的控制字，向端口发所需的控制信号。 A组：PA口和PC口的高4位（PC7~PC4） B组：PB口和PC口的低4位（PC3~PC0） 4. 读/写控制逻辑 接收来自CPU地址总线的A1、A0和控制总线的有关信号（RD、WR、RESET等），向A、B组控制部件发送命令。 二. 8255A的引脚功能 40脚，双列直插式，如图8-7  1. 与CPU相连 CS-：片选信号，由A15~A3译码和M/IO线产生，所以最低地址能8整除。 RD-、WR-：读、写信号。 A1、A0：片内寄存器选择信号 口A 00 口B 01 口C 10 控制寄存器 11 对16位机（如8086）：CPU的A1 → A0 A2 → A1  端口选择：由CS-、RD-、WR-、A1、和A0组合实现对三个数据口和控制口（寄存器）的读写。P298表8-1 D7~D0：双向数据线。 RESET：复位信号，清除内部寄存器，所有端口处于输入方式。 2. 与外设相连 PA7~PA0：A口外设数据线（双向） PB7~PB0：B口外设数据线（双向） PC7~PC0：C口外设数据线（双向） 8. 2. 2 8255A的工作方式 A、B两组的用法受相应的工作方式控制，可通过方式控制字设定。 A组有三种工作方式0、1