基于NiosII的智能PWM信号发生器节点设计.pdfVIP

基于NiosII 的多通道PWM 信号测量/产生器节点设计 Design of multi-channel PWM measurement/generator system based on Nios II 代刚 邵贝贝 清华大学freescale MCU/DSP 应用研究中心，北京，100084 摘要：针对于列车控制系统半实物仿真平台测速测距模块的多通道 PWM 信号测量/产生的 要求，介绍了一种基于单片FPGA 的微型通道数可配置智能PWM 信号测量/产生器节点的 设计，该节点利用NiosII 软核处理器解码上位机通过RS-485 总线发送的命令，并动态配置 FPGA 片内的多通道PWM 信号测量/产生器的通道数，周期和占空比，测量/产生需要的PWM 信号。测试结果表明，该设计体积小，集成度高，配置灵活，可提供48 路每路可单独配置 的PWM 通道，具有频率稳定性好，死区时间可控等特点，易于实现智能控制。 关键词：NiosII PWM FPGA RS-485 SOPC 1 引言 列车控制系统半实物仿真平台是基于HLA(High Level Archtectiure)规范，将各种铁路通 信信号系统内的设备通过建模或实物连接到一起，构建成的一个完整的列车运行控制仿真平 台，用以进行系统研究，系统仿真以及新系统的开发。 实物测控接口平台是列车控制系统半实物仿真平台的重要组成部分，是实物设备和HLA 仿真环境的接口，实现实物系统和仿真环境之间的信息交互，保证其协同并行工作。接口平 台使用了嵌入式Linux 的架构以提供HLA 界面，同时提供了和实物设备对应的物理信号接 口，这其中就包括车载实物系统中的测速测距模块需要的多路PWM 信号测量/产生器节点。 常用的MCU 或者PWM 芯片最多能提供16 路PWM 信号输出通道，如果用MCU 来实 现PWM 信号周期和占空比的测量,需要占用大量的硬件资源并且效率不高(一般MCU 的脉 冲输入端数目也是有限的，如果使用GPIO，则程序中需要大量的轮询代码) ，因此使用MCU 实现较多通道的 PWM 信号测量/产生器对 MCU 的处理能力要求较高，成本较高。若采用 MCU/DSP+FPGA 的方案，使用MCU/DSP 作为外界通讯接口，使用FPGA 实现多通道PWM 信号测量/产生器，可以完成设计目标，但是系统不简洁，复杂度较高。本文提出了一种利 用NiosII 软核处理器替代通讯用MCU 的智能多通道PWM 信号测量/产生器的设计方案。该 设计仅使用单片FPGA 构建SOPC，系统复杂度低，可靠度高。 2 节点硬件设计 NiosII 是Altera 公司推出的适用于大部分Altera 公司FPGA 系列的第2 代嵌入式软核处 理器，能与用户逻辑相结合，构建一个可编程片上系统。Nios II 是一款基于哈佛结构的32 位RISC 处理器，包括3 种内核：完全型(NiosII/f) 、标准型(NiosII/s) 和简洁型(NiosII/e)， 运算能力5～50DMIPS，占用逻辑资源600～2000LEs 。 智能 PWM 节点设计的核心在于 NiosII 软核处理器的配置和利用 FPGA 实现多通道 PWM 信号测量/产生器。 2.1 硬件设计 节点硬件方框图如图 1 所示，FPGA 选择了 Altera 公司低成本 FPGA Cyclone 1 EP1C6Q240C8 ，电源模块选择了 Murata 公司的可提供 3 路 1.0～3.6V 可调输出的 MPD5S025S ，直接提供FPGA 需要的3.3V，2.5V 和 1.5V 电源，并且转换效率高达82%； 为了使结构尽可能简单，节点没有外扩 flash，NiosII 的程序代码保存在FPGA 的配置芯片 中，配置芯片选择了16Mbit 串行EPCS16，足够保存NiosII 应用程序；外扩2MByte SDRAM 芯片AS4LC1M16S1 ；通讯接口为RS-485 ，采用磁隔离的方式，使用的隔