- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子设计自动化EDA实验程序 VHDL 广西大学 物理学院 编辑整理:枫桥客栈
电子技术试验(四)(电子设计自动化EDA)
3-8
3-8
实验一 33--88译码器
实验二 程序一组合逻辑电路设计 四舍五入判别电路
libraryieee;
use ieee.std_logic_1164.all;
entitytext21 is
port(key: instd_logic_vector(3downto 0);--定义四位按键输入
co:outstd_logic);--状态LED显示
endentity text21;
architecture one of text21 is
begin
process(key)--key 为敏感信号
begin
if key=1010thenco=0;
elsif key=0101then co=1;
elseco=0;
endif;
end process;
endarchitecture one;
实验二 程序二 组合逻辑电路设计 优先派对电路
libraryieee;
use ieee.std_logic_1164.all;
entitytext22 is
port(out:out std_logic_vector(2downto 0);--定义四位按键输入
a,b,c:instd_logic);--状态LED显示
endentity text22;
architecture one of text22 is
begin
process(a,b,c)--a,b,c 为敏感信号
begin
if a=1then abc=001;
elsif b=1then abc=010;
elsif c=1then abc=100;
elseabc=000;
endif;
end process;
endone;
1 7
第 页 共 页
电子设计自动化EDA实验程序 VHDL 广西大学 物理学院 编辑整理:枫桥客栈
8421bcd
8421bcd
实验三 程序一 用四位按键开关产bccdd码作为输入,再用以为按键开关控制输出的
8 a b c d e f g 0-f
8 a b c d e f g 0-f
有无,经译码电路后成为88段数码管的字形显示驱动信号aa、bb、cc、dd、ee、ff、gg,显示00--ff
16
16
的1166个数字。
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYtext31 IS
PORT(CLK:IN STD_LOGIC_VECTOR (4DOWNTO0);
LED:OUT STD_LOGIC_VECTOR(6DOWNTO0));
ENDENTITYtext31;
ARCHITECTUREBEHAVEOF text31 IS
BEGIN
PROCESS(CLK)
BEGIN
CASE CLKIS
WHEN10000=LED=0111111;
WHEN10001=LED=0000110;
WHEN10010=LED=1011011;
WHEN10011=LED=1001111;
WHE
文档评论(0)